JPH01297833A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH01297833A JPH01297833A JP63126973A JP12697388A JPH01297833A JP H01297833 A JPH01297833 A JP H01297833A JP 63126973 A JP63126973 A JP 63126973A JP 12697388 A JP12697388 A JP 12697388A JP H01297833 A JPH01297833 A JP H01297833A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- bump
- semiconductor device
- semiconductor chip
- bump portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体チップを、テープオートメーテツドボ
ンディング(以下、TAB法という)によりテープへ実
装してなる半導体装置に係り、特に、そのコスト低減を
指向した半導体装置に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor device in which a semiconductor chip is mounted on a tape by tape automated bonding (hereinafter referred to as TAB method), and particularly relates to a semiconductor device in which a semiconductor chip is mounted on a tape by tape automated bonding (hereinafter referred to as TAB method). The present invention relates to a semiconductor device that is oriented toward reduction in power consumption.
[従来の技術]
従来、半導体チップをTAB法によりテープへ実装して
なる半導体装置が知られている。[Prior Art] Conventionally, a semiconductor device is known in which a semiconductor chip is mounted on a tape by the TAB method.
この種の半導体装置における半導体チップへのリードの
接続方法は、大別して2つに分類することができる。そ
の1つは、半導体チップ上に突起を形成し、この突起へ
リードを接続するものであり、他の1つは、リードにバ
ンプ部を形成し、このバンプ部を半導体チップへ接続す
るものである。Methods for connecting leads to semiconductor chips in this type of semiconductor device can be broadly classified into two types. One is to form a protrusion on the semiconductor chip and connect a lead to the protrusion, and the other is to form a bump on the lead and connect the bump to the semiconductor chip. be.
後者の接続方法の詳細を、第6,7図を用いて説明する
。Details of the latter connection method will be explained using FIGS. 6 and 7.
第6図は、従来の、半導体チップをTAB法によりテー
プへ実装してなる半導体装置の一例を示す平面図、第7
図は、第6図における要部(ただし、リード接続前)を
拡大して示す側面図である。FIG. 6 is a plan view showing an example of a conventional semiconductor device in which a semiconductor chip is mounted on a tape by the TAB method;
The figure is an enlarged side view showing the main part in FIG. 6 (before the leads are connected).
図において、8はテープ、5は、このテープ8上に実装
された半導体チップ(詳細後述)、1は、この半導体チ
ップ5へ接続されたリード(詳細後述)である。In the figure, 8 is a tape, 5 is a semiconductor chip mounted on this tape 8 (details will be described later), and 1 is a lead connected to this semiconductor chip 5 (details will be described later).
前記半導体チップ5は、上面にリード接続用のアルミパ
ッド3が設けられ、その他の上面部分は表面保護膜4で
被覆されている。前記リード1は、その先端にバンプ部
2を形成してなるものであり、その寸法は、たとえばリ
ード板厚t=30〜100μm、バンプ部高さh=30
〜50ILm、バンプ幅w=100μm程度である。こ
のリード1の製造方法は、板厚を十りのリード素材の、
バンプ幅Wの部分にレジストを塗布し、エツチングを行
なって、バンプ部2以外の部分をバンプ部高さhに対応
する量だけ溶解したのち、前記レジストを除去する。そ
して、バンプ部2に金めつきを施すというプロセスによ
るものである。The semiconductor chip 5 has aluminum pads 3 for lead connection on its upper surface, and the rest of the upper surface is covered with a surface protection film 4. The lead 1 has a bump portion 2 formed at its tip, and its dimensions are, for example, lead plate thickness t = 30 to 100 μm, bump portion height h = 30 μm.
~50ILm, bump width w=about 100 μm. The manufacturing method of this lead 1 is as follows:
A resist is applied to a portion having a bump width W, and etching is performed to dissolve the portion other than the bump portion 2 by an amount corresponding to the bump portion height h, and then the resist is removed. Then, the bump portion 2 is plated with gold.
このように形成したリード1のバンプ部2を、半導体チ
ップ5のアルミパッド3上へ、前記金めつき層を介して
加熱圧着することにより、半導体チップ5ヘリード1を
接続するものであった。The bump portion 2 of the lead 1 thus formed was heat-pressed onto the aluminum pad 3 of the semiconductor chip 5 via the gold plating layer, thereby connecting the lead 1 to the semiconductor chip 5.
なお、この種の装置として関連するものには、たとえば
、″バンプ付TABのボンディング法”電子材料、vo
l124.No5.pp72〜76が挙げられる。Incidentally, related devices of this type include, for example, "Bumped TAB bonding method" Electronic Materials, vo.
l124. No.5. Examples include pp72 to 76.
[発明が解決しようとする課題]
上記した従来の、半導体チップへのリードの接続方法は
、次の点について配慮がされていなかった。[Problems to be Solved by the Invention] The above-described conventional method for connecting leads to a semiconductor chip does not take into account the following points.
前者の接続方法は、半導体チップの完成後に、突起を形
成するための余計なプロセスを追加することになるので
、半導体装置がコスト高になるのみならず、歩留り低下
の原因になっていた。The former connection method adds an extra process for forming protrusions after the semiconductor chip is completed, which not only increases the cost of the semiconductor device but also causes a decrease in yield.
後者の接続方法は、リードのバンプ部以外の部分をエツ
チングして肉厚を減少させるものであるので、材料費が
増加し、エツチングコストもかかるという問題点があっ
た。The latter connection method involves reducing the wall thickness by etching the portions of the leads other than the bump portions, which has the problem of increased material costs and etching costs.
本発明は、上記した従来技術の課題を解決して、半導体
チップをテープオートメーテツドボンディングによりテ
ープへ実装してなる半導体装置における、前記半導体チ
ップへのリードの接続手段を改善し、コストの安い半導
体装置を提供することを、その目的とするものである。The present invention solves the above-mentioned problems of the prior art, improves the means for connecting leads to the semiconductor chip in a semiconductor device in which the semiconductor chip is mounted on a tape by tape automated bonding, and achieves low cost. Its purpose is to provide a semiconductor device.
[課題を解決するための手段]
上記問題点を解決するための本発明に係る半導体装置の
構成は、半導体チップを、テープオートメーテツドボン
ディングによりテープへ実装してなるものであり、前記
半導体チップ上のアルミパッドへ、バンプ部を有するリ
ードの前記バンプ部を、このバンプ部に施した金めつき
を介して加熱圧着により接続してなる半導体装置におい
て、リードを、そのバンプ部を塑性加工により形成した
塑性加工リードにしたものである。[Means for Solving the Problems] A structure of a semiconductor device according to the present invention for solving the above problems is such that a semiconductor chip is mounted on a tape by tape automated bonding, and the semiconductor chip is mounted on a tape by tape automated bonding. In a semiconductor device in which the bump part of a lead having a bump part is connected to the upper aluminum pad by heat compression bonding via gold plating applied to the bump part, the lead is connected to the bump part by plastic processing. This is the formed plastic working lead.
さらに詳しくは、板厚tのリードの先端部を、折曲げ、
もしくは絞り出すことにより、従来実施していたエツチ
ングによりバンプ部を形成する方法(従来の、後者の接
続方法)を実施することなく、高さhのバンプ部を形成
するようにしたものである。More specifically, bend the tip of a lead with a plate thickness of t,
Alternatively, by squeezing, a bump portion having a height h can be formed without using the conventional method of forming a bump portion by etching (the latter connection method).
[作用]
バンプ部を塑性加工により形成するようにしたので、リ
ードの材料費、加工費が低減し、また歩留りも向上し、
コストの安い半導体装置が得られる。[Function] Since the bump part is formed by plastic working, the material cost and processing cost of the lead are reduced, and the yield is also improved.
A low-cost semiconductor device can be obtained.
[実施例コ 以下、本発明を実施例によって説明する。[Example code] Hereinafter, the present invention will be explained by examples.
第1図は、本発明の第1の実施例に係る半導体装置の要
部(ただし、塑性加工リードの接続前)を拡大して示す
側面図、第2図は、第1図における塑性加工リードの要
部上面図、第3図は、第2図に係る塑性加工リードの加
工状態を示す要部断面図である。FIG. 1 is an enlarged side view showing the main part of a semiconductor device according to a first embodiment of the present invention (before the plastic working lead is connected), and FIG. 2 is a side view showing the plastic working lead in FIG. 1. FIG. 3 is a top view of the main part and a sectional view of the main part showing the processing state of the plastic working lead according to FIG. 2.
図において、第7図と同一番号を付したものは同一部分
である。そして、IAは、その先端部近傍にバンプ部2
Aを塑性加工によって形成してなる堕性加エリードであ
る(加工方法については後述する)。この塑性加工リー
ドIAの板厚tは一様であり、そのバンプ部2Aは、バ
ンプ部高さり。In the figure, the same parts are denoted by the same numbers as in FIG. 7. The IA has a bump portion 2 near its tip.
This is a deformed material obtained by forming A by plastic working (the working method will be described later). The plate thickness t of this plastic working lead IA is uniform, and the height of the bump portion 2A is the same as that of the bump portion.
バンプ部Wの凸形状をなしており、このバンプ部2Aに
、1〜2μm厚さの金めつき(図示せず)が施されてい
る。The bump portion W has a convex shape, and the bump portion 2A is plated with gold (not shown) to a thickness of 1 to 2 μm.
このように形成した塑性加工リードIAのバンプ部2A
を、従来と同様に、半導体チップ5のアルミパッド3上
へ来るように位置決めし、加熱した押付は治具(図示せ
ず)を使用して、バンプ部2Aをアルミパッド3へ加熱
圧着することにより、半導体チップ5へ塑性加工リード
IAが接続され、所望の半導体装置が得られる。Bump portion 2A of plastic working lead IA formed in this way
As in the past, position the bump part 2A so that it is on the aluminum pad 3 of the semiconductor chip 5, and use a heated pressing jig (not shown) to heat and press the bump part 2A onto the aluminum pad 3. As a result, the plastic working leads IA are connected to the semiconductor chip 5, and a desired semiconductor device is obtained.
前記塑性加工リードIAの加工方法を、第3図を用いて
説明する。A method of processing the plastic working lead IA will be explained using FIG. 3.
この第3図において、6は、高さhの凸部6aを形成し
た上型、7は、深さhの凹部7aを形成した下型であり
、上型6が下降端(下型7から上方へ距離tたけ離間し
た位置)まで下降したとき、両型の凸部6a、凹部7a
でバンプ部2Aを成形することができるようになってい
る。In FIG. 3, 6 is an upper mold in which a convex portion 6a with a height h is formed, 7 is a lower mold in which a recess 7a is formed in a depth h, and the upper mold 6 is at the lower end (from the lower mold 7). When the convex portion 6a and concave portion 7a of both types are lowered to a position separated by a distance t upward,
The bump portion 2A can be formed using the steps shown in FIG.
このように構成した上型6.下型7を使用し、この下型
7上に厚さtのリード素材を(破線位置に)載置し、上
型6を前記下降端まで下降させることにより、前記リー
ド素材が凸部6a、凹部7aによって折曲げられてバン
プ部2Aが成形され、塑性加工リードIAが加工される
。Upper mold configured in this way 6. Using the lower mold 7, a lead material having a thickness of t is placed on the lower mold 7 (at the position indicated by the broken line), and by lowering the upper mold 6 to the lowering end, the lead material forms the convex portions 6a, The bump portion 2A is formed by bending in the recess 7a, and the plastic working lead IA is processed.
以上説明した実施例によれば、従来のように、半導体チ
ップ上に突起を形成したり、リードをエツチングにより
形成したりする必要がない(すなわち、リード素材の厚
さと塑性加工リードの厚さとは同じである)ので、塑性
加工リードIAの材料費、加工費が低減して、コストの
安い半導体装置が得られる。According to the embodiment described above, it is not necessary to form protrusions on the semiconductor chip or to form leads by etching as in the conventional case (that is, the thickness of the lead material and the thickness of the plastically processed leads are different from each other). Therefore, the material cost and processing cost of the plastically processed lead IA are reduced, and a low-cost semiconductor device can be obtained.
なお、リードフレームの打抜きとバンプ部の成形とを同
時に実施するようにすれば、量産時には大幅なコスト低
減が可能である。Note that if the punching of the lead frame and the molding of the bump portion are performed at the same time, it is possible to significantly reduce costs during mass production.
さらに、多数本の塑性加工リードを、一対の上型、下型
によって同時に加工するようにすれば、加工能率がさら
に向上する。Furthermore, if a large number of plastic working leads are simultaneously processed by a pair of upper and lower dies, the processing efficiency will be further improved.
以下、他の実施例を説明する。Other embodiments will be described below.
第4図は、本発明の第2の実施例に係る半導体装置の塑
性加工リードの要部を示すものであり、(、a)図は、
その上面図、(b)図は側面図である。FIG. 4 shows the main parts of a plastically worked lead of a semiconductor device according to a second embodiment of the present invention, and FIG.
The top view is a top view, and the figure (b) is a side view.
その塑性加工リードIBは、その先端からバンプ幅Wの
長さだけ、バンプ部高さhのバンプ部2Bを形成してな
るものである。The plastic working lead IB is formed by forming a bump portion 2B having a bump width W and a bump height h from its tip.
この塑性加工リードIBは、バンプ部2Bの折曲げ部が
1か所だけあるので、段差のある上型。This plastic working lead IB has only one bent portion of the bump portion 2B, so it is an upper die with a step.
下型(図示せず)を使用して、前記第1図に係る塑性加
工リードIAよりも、さらに容易に加工することができ
るという利点がある。また、半導体装置の機種が変って
、バンプ幅Wが変った場合にも、前記上型、下型の位置
をずらせるだけで、そのバンプ部を成形することができ
るという、利点もある。There is an advantage that the plastic working lead IA according to FIG. 1 can be processed more easily using a lower die (not shown) than the plastic working lead IA shown in FIG. Another advantage is that even if the bump width W changes due to a change in the type of semiconductor device, the bump portion can be molded simply by shifting the positions of the upper mold and the lower mold.
第5図は、本発明の第3の実施例に係る半導体装置の塑
性加工リードの要部を示すものであり、(a)図は、そ
の上面図、(b)図は側面図である。FIG. 5 shows the main parts of a plastically worked lead of a semiconductor device according to a third embodiment of the present invention, and FIG. 5(a) is a top view thereof, and FIG. 5(b) is a side view thereof.
この塑性加工リードICは、そのバンプ部2Cを絞り加
工によって形成してなるものである。This plastically worked lead IC has its bump portion 2C formed by drawing.
この塑性加工リードICは、バンプ部2Cの成形後のス
プリングバッグがきわめて少ないので、アルミパッド3
への接触面の平行度を、きわめて正確に保持することが
できるという利点がある。This plastically processed lead IC has very little spring bag after molding the bump portion 2C, so the aluminum pad 3
The advantage is that the parallelism of the contact surfaces can be maintained very precisely.
[発明の効果]
以上詳細に説明したように本発明によれば、半導体チッ
プをテープオートメーテツドボンディングによりチー゛
プヘ実装してなる半導体装置における、前記半導体チッ
プへのリードの接続手段を改善し、コストの安い半導体
装置を提供することができるという効果がある。[Effects of the Invention] As described in detail above, according to the present invention, in a semiconductor device in which a semiconductor chip is mounted on a chip by tape automated bonding, the means for connecting leads to the semiconductor chip is improved. However, there is an effect that a low-cost semiconductor device can be provided.
第1図は、本発明の第1の実施例に係る半導体装置の要
部(ただし、ゆ性加エリードの接続前)を拡大して示す
側面図、第2図は、第1図における塑性加工リードの要
部上面図、第3図は、第2図に係る塑性加工リードの加
工状態を示す要部断面図、第4図は、本発明の第2の実
施例に係る半導体装置の塑性加工リードの要部を示すも
のであり、(a)図は、その上面図、(b)図は側面図
、第5図は、本発明の第3の実施例に係る半導体装置の
塑性加工リードの要部を示すものであり、(a)図は、
その上面図、(b)図は側面図、第6図は、従来の、半
導体チップをTAB法によりテ−プヘ実装してなる半導
体装置の一例を示す平面図、第7図は、第6図における
要部(ただし、リードの接続前)を拡大して示す側面図
である。
LA、IB、IC・・・塑性加工リード、2A、2B、
2G・・・バンプ部、3・・アルミパッド、5・・・半
導体チップ。FIG. 1 is an enlarged side view showing the main part of the semiconductor device according to the first embodiment of the present invention (before the strain-forming lead is connected), and FIG. 2 is the plastic processing shown in FIG. 1. FIG. 3 is a top view of the main part of the lead, FIG. 3 is a cross-sectional view of the main part showing the processing state of the plastically processed lead according to FIG. 2, and FIG. 4 is the plastic processing of the semiconductor device according to the second embodiment of the present invention. The main parts of the lead are shown in FIG. 5(a) is a top view, FIG. 5(b) is a side view, and FIG. Figure (a) shows the main parts.
FIG. 6 is a plan view showing an example of a conventional semiconductor device in which a semiconductor chip is mounted on tape by the TAB method. FIG. 2 is an enlarged side view of the main part in the figure (before the leads are connected); LA, IB, IC...plastic processing lead, 2A, 2B,
2G...Bump portion, 3...Aluminum pad, 5...Semiconductor chip.
Claims (1)
ングによりテープへ実装してなるものであり、前記半導
体チップ上のアルミパッドへ、バンプ部を有するリード
の前記バンプ部を、このバンプ部に施した金めつきを介
して加熱圧着により接続してなる半導体装置において、
リードを、そのバンプ部を塑性加工により形成した塑性
加工リードにしたことを特徴とする半導体装置。 2、塑性加工リードを、板厚が一様で、バンプ部におい
て凸となる塑性加工リードにしたことを特徴とする請求
項1記載の半導体装置。[Claims] 1. A semiconductor chip is mounted on a tape by tape automated bonding, and the bump portion of a lead having a bump portion is attached to an aluminum pad on the semiconductor chip. In a semiconductor device that is connected by heat and pressure bonding through gold plating applied to
1. A semiconductor device characterized in that the lead is a plastic processed lead whose bump portion is formed by plastic processing. 2. The semiconductor device according to claim 1, wherein the plastic working lead has a uniform plate thickness and is convex at the bump portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126973A JPH01297833A (en) | 1988-05-26 | 1988-05-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126973A JPH01297833A (en) | 1988-05-26 | 1988-05-26 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297833A true JPH01297833A (en) | 1989-11-30 |
Family
ID=14948479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126973A Pending JPH01297833A (en) | 1988-05-26 | 1988-05-26 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297833A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419652A (en) * | 1977-07-15 | 1979-02-14 | Hitachi Ltd | Lead bonding method |
| JPS5772360A (en) * | 1980-10-24 | 1982-05-06 | Hitachi Ltd | Semiconductor device assembled according to film carrier system |
-
1988
- 1988-05-26 JP JP63126973A patent/JPH01297833A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419652A (en) * | 1977-07-15 | 1979-02-14 | Hitachi Ltd | Lead bonding method |
| JPS5772360A (en) * | 1980-10-24 | 1982-05-06 | Hitachi Ltd | Semiconductor device assembled according to film carrier system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2951308B1 (en) | Lead frame manufacturing method | |
| KR960003853B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6402009B1 (en) | Apparatus and method for shaping lead frame for semiconductor device and lead frame for semiconductor device | |
| JP3384762B2 (en) | Method for manufacturing semiconductor device | |
| JP2753054B2 (en) | Press mold | |
| JP3575945B2 (en) | Method for manufacturing semiconductor device | |
| JPS60120543A (en) | Semiconductor device and lead frame used therefor | |
| JP4242213B2 (en) | Manufacturing method of lead frame with heat sink | |
| JP2546129B2 (en) | Method for manufacturing lead frame for semiconductor device | |
| JPH061797B2 (en) | Lead frame manufacturing method | |
| JP2000196005A (en) | Semiconductor device | |
| JP2001185671A (en) | Method for manufacturing semiconductor device and method for manufacturing lead frame used for manufacturing semiconductor device | |
| JPS63308358A (en) | Lead frame | |
| JP2661152B2 (en) | Manufacturing method of IC card module | |
| JP2700902B2 (en) | Lead frame manufacturing method | |
| JP3062671B2 (en) | Lead frame and method of manufacturing lead frame | |
| JP2873350B2 (en) | Semiconductor device | |
| JPS63239852A (en) | Semiconductor device | |
| JP2591328B2 (en) | IC lead molding method | |
| JP3514432B2 (en) | Lead frame manufacturing method | |
| JPH03290937A (en) | Bumped metallic lead and its manufacture | |
| JP2527503B2 (en) | Lead frame and manufacturing method thereof | |
| JP3246265B2 (en) | Electronic component using bonding wire, method of manufacturing the same, and method of forming wire | |
| JP2582534B2 (en) | Method for manufacturing semiconductor device | |
| JP2687775B2 (en) | TAB tape |