JPH01297842A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01297842A JPH01297842A JP63128749A JP12874988A JPH01297842A JP H01297842 A JPH01297842 A JP H01297842A JP 63128749 A JP63128749 A JP 63128749A JP 12874988 A JP12874988 A JP 12874988A JP H01297842 A JPH01297842 A JP H01297842A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- metal
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
半導体装置、特にＬＳＩチップの高密度実装をするＴ
Ａ Ｂ （Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）技術
に係る突出電極（ハンプ）を形成するパッド部分やそれ
に至る最上層金属配線の構造に関し、 該最上層金属配線やパッド部の保護絶縁膜の不連続成長
を原因とする髭を侵入路として生ずるエツチング溶液の
浸込みを防止し、該金属配線やバンドの所定形状に維持
することを目的とし、バリアメタル膜を介して金属バン
プが形成される金属電極と、該電極に至る最上層金属配
線と、それ等の側壁に側壁絶縁膜とを具備していること
を含め構成する。
Ａ Ｂ （Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）技術
に係る突出電極（ハンプ）を形成するパッド部分やそれ
に至る最上層金属配線の構造に関し、 該最上層金属配線やパッド部の保護絶縁膜の不連続成長
を原因とする髭を侵入路として生ずるエツチング溶液の
浸込みを防止し、該金属配線やバンドの所定形状に維持
することを目的とし、バリアメタル膜を介して金属バン
プが形成される金属電極と、該電極に至る最上層金属配
線と、それ等の側壁に側壁絶縁膜とを具備していること
を含め構成する。
本発明は、半導体装置及びその製造方法に関するもので
あり、更に詳しく言えばＬＳＩチップの高密度実装をす
るＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ
）技術に係る突出電極（ハンプ）を形成するパッド部分
やそれに至る最上層金属配線の構造及び形成方法に関す
るものである。
あり、更に詳しく言えばＬＳＩチップの高密度実装をす
るＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ
）技術に係る突出電極（ハンプ）を形成するパッド部分
やそれに至る最上層金属配線の構造及び形成方法に関す
るものである。
昨今、ＬＳＩの多機能化、それに伴う多ピン化、及びフ
ィルムキャリアへのＬＳＩチップの高密度実装の実現を
目的とするＴＡＢ技術の必要性が増大している。
ィルムキャリアへのＬＳＩチップの高密度実装の実現を
目的とするＴＡＢ技術の必要性が増大している。
このＴＡＢ技術において、ＬＳＩチップ上に突出した電
極（バンプ）が必要となる。このため、ハンプを安定か
つ、半導体素子の信頼性を損なう事なく形成する技術が
必要となる。
極（バンプ）が必要となる。このため、ハンプを安定か
つ、半導体素子の信頼性を損なう事なく形成する技術が
必要となる。
〔従来の技術］
第４図は、従来例の半導体製造方法に係る最上層配線工
程を説明する図である。
程を説明する図である。
同図（ａ、）、 （ａ２）は半導体デツプ最上層のバ
ンド部分や最上層金属配線の絶縁方法を示す断面図であ
る。
ンド部分や最上層金属配線の絶縁方法を示す断面図であ
る。
図において、半導体素子等を形成したＳｉ層１ａ。
層間絶縁膜１ｂ及び下層Ａｆｆ配線ＩＣ等の所定形成工
程を経た基板１は、最上層において、不図示の外部配線
とボンディングをするハンプを形成するため、最上層Ａ
Ｉ！、配線２ｂから至るパッド部ＡにＡｆｆｉｆｆ上２
ａが形成され、その保護絶縁膜としてＳｉＯ□膜３が形
成される。なお、４はパッド部ＡのＡｆｆｉバッド２ａ
や最上層ＡＮ配線２ｂの段差付近の５ｉＯｚ膜３に発生
する靭である。これは、プラズマＣＶＤ法等による５ｉ
Ｏ７膜３が、Ａｊ２パッド２ａや最上層ＡＰ配線２ｂの
保護絶縁工程の際、それ等の側壁付近に５ｉｎ２膜が成
長する過程において５ｉ０２膜３に不連続部分を生じ、
これを原因として発生するものである。
程を経た基板１は、最上層において、不図示の外部配線
とボンディングをするハンプを形成するため、最上層Ａ
Ｉ！、配線２ｂから至るパッド部ＡにＡｆｆｉｆｆ上２
ａが形成され、その保護絶縁膜としてＳｉＯ□膜３が形
成される。なお、４はパッド部ＡのＡｆｆｉバッド２ａ
や最上層ＡＮ配線２ｂの段差付近の５ｉＯｚ膜３に発生
する靭である。これは、プラズマＣＶＤ法等による５ｉ
Ｏ７膜３が、Ａｊ２パッド２ａや最上層ＡＰ配線２ｂの
保護絶縁工程の際、それ等の側壁付近に５ｉｎ２膜が成
長する過程において５ｉ０２膜３に不連続部分を生じ、
これを原因として発生するものである。
同図（ｂｌ）、 （ｂｚ）は、パッド部分Ａに＾Ｕハ
ンプ６を形成した後にバリアメタル膜５を選択的に除去
する工程を示す断面図である。
ンプ６を形成した後にバリアメタル膜５を選択的に除去
する工程を示す断面図である。
図において、７はＡｎバッド２ａや最上層ＡＡ配線２ｂ
の浸食部分である。これは、バンド部ＡにＡｕバンプ６
を形成する際に用いたバリアメタル膜５のうち、不要な
バリアメタル膜５を所定エツチング溶液により選択的に
除去するときに、に４からエツチング溶液が混込み、Ａ
ｆｆｉバッド２ａや最上層／ｌ配線２ｂが腐食して欠損
したものである。
の浸食部分である。これは、バンド部ＡにＡｕバンプ６
を形成する際に用いたバリアメタル膜５のうち、不要な
バリアメタル膜５を所定エツチング溶液により選択的に
除去するときに、に４からエツチング溶液が混込み、Ａ
ｆｆｉバッド２ａや最上層／ｌ配線２ｂが腐食して欠損
したものである。
ところで従来例によれば、基板１上に設けられた／ｌか
ら成るＡＮパッド２ａや最上層／ｌ配線２ｂを形成し、
その保護絶縁膜としてＰＳＧ膜やプラズマＣＶＤ法等に
よるＳｉＯ□膜３を形成し、次いでバンプ形成後、ウェ
ットエンチングにより、バリアメタル膜５を選択的に除
去している。
ら成るＡＮパッド２ａや最上層／ｌ配線２ｂを形成し、
その保護絶縁膜としてＰＳＧ膜やプラズマＣＶＤ法等に
よるＳｉＯ□膜３を形成し、次いでバンプ形成後、ウェ
ットエンチングにより、バリアメタル膜５を選択的に除
去している。
このため、ＳｉＯ□膜３の不連続部分を原因とするＮ４
をエツチング溶液の侵入路として、該エツチング溶液が
混込み、Ａｆｉバッド２ａや最上層Ａｆｆｉ配線２ｂを
腐食し、ＡＮが欠損する浸食部分７を招くことがある。
をエツチング溶液の侵入路として、該エツチング溶液が
混込み、Ａｆｉバッド２ａや最上層Ａｆｆｉ配線２ｂを
腐食し、ＡＮが欠損する浸食部分７を招くことがある。
これにより、電気特性が劣化したり、コンタクト特性が
悪化したり、生産歩留りが著しく低下したりするという
課題がある。
悪化したり、生産歩留りが著しく低下したりするという
課題がある。
本発明は、かかる従来例の課題に鑑’ｊ創作されたもの
であり、該最上層金属配線やパッド部の保護絶縁膜の不
連続成長を原因とする髭を侵入路として生ずるエツチン
グ溶液の混込のを防止し、該金属配線やパッドを所定形
状に維持することを可能とする半導体装置及びその製造
方法の提供を目的とする。
であり、該最上層金属配線やパッド部の保護絶縁膜の不
連続成長を原因とする髭を侵入路として生ずるエツチン
グ溶液の混込のを防止し、該金属配線やパッドを所定形
状に維持することを可能とする半導体装置及びその製造
方法の提供を目的とする。
〔課題を解決するための手段］
本発明の半導体装置及びその製造方法は、その一実施例
を第１〜３図に示すように、その装置をバリアメタル膜
２６を介して金属ハンプ２８が形成される金属電極２２
ａと、該電極に至る最上層金属配線２２ｂと、それ等の
側壁に側壁絶縁膜２３とを具備していることを特徴とし
、その形成方法を基板２１の最上に金属電極２２ａ及び
最上層金属配線２２ｂをパターン形成する工程と、 前記金属電極２２ａ及び最上層金属配線２２ｂの側壁に
側壁絶縁膜２３を形成し、その後、前記基板２１の全面
に保護絶縁膜２４を形成する工程と、 前記金属電極２２ａの上部の保護絶縁膜２４を選択的に
開口して、金属電極２２ａを露出する開口部２５を形成
し、その後開口部２５にバリアメタル又２６を形成する
工程と、 前記金属電極２２ａ上に選択的に金属バンプ２８を形成
する工程と、 前記ハリアメクル膜２６を選択的に除去する工程とを有
することを特徴とし、上記目的を達成する。
を第１〜３図に示すように、その装置をバリアメタル膜
２６を介して金属ハンプ２８が形成される金属電極２２
ａと、該電極に至る最上層金属配線２２ｂと、それ等の
側壁に側壁絶縁膜２３とを具備していることを特徴とし
、その形成方法を基板２１の最上に金属電極２２ａ及び
最上層金属配線２２ｂをパターン形成する工程と、 前記金属電極２２ａ及び最上層金属配線２２ｂの側壁に
側壁絶縁膜２３を形成し、その後、前記基板２１の全面
に保護絶縁膜２４を形成する工程と、 前記金属電極２２ａの上部の保護絶縁膜２４を選択的に
開口して、金属電極２２ａを露出する開口部２５を形成
し、その後開口部２５にバリアメタル又２６を形成する
工程と、 前記金属電極２２ａ上に選択的に金属バンプ２８を形成
する工程と、 前記ハリアメクル膜２６を選択的に除去する工程とを有
することを特徴とし、上記目的を達成する。
〔作用］
本発明の装置によれば、最上層金属配線及び金属電極（
パッド部）の側壁に側壁絶縁膜を設けている。
パッド部）の側壁に側壁絶縁膜を設けている。
このため、最上層金属配線や金属電極を絶縁する保護絶
縁膜の側壁での傾斜が緩やかになり、すなわち、従来の
ような金属配線と基板との段差を原因とする不連続部分
の発生が緩和され、また仮に不連続部分を生じて、髭を
生じても、側壁絶縁膜によってバリアメタル膜等を除去
するエツチング溶液の浸込みから最上層金属配線や金属
電極を保護することができる。
縁膜の側壁での傾斜が緩やかになり、すなわち、従来の
ような金属配線と基板との段差を原因とする不連続部分
の発生が緩和され、また仮に不連続部分を生じて、髭を
生じても、側壁絶縁膜によってバリアメタル膜等を除去
するエツチング溶液の浸込みから最上層金属配線や金属
電極を保護することができる。
これにより、最上層金属配線や金属電極等を所定形状に
維持することが可能となる。
維持することが可能となる。
また本発明の形成方法によれば、基板上に最上層金属配
線及び金属電極を形成した後に、例えばＳＯＣ（スピン
オングラス）等をスピンコーティングすることにより、
最上層金属配線や金属電極の側壁に自己整合的にＳＯＧ
を付着させ、その後熱処理をして側壁絶縁膜を形成して
いる。
線及び金属電極を形成した後に、例えばＳＯＣ（スピン
オングラス）等をスピンコーティングすることにより、
最上層金属配線や金属電極の側壁に自己整合的にＳＯＧ
を付着させ、その後熱処理をして側壁絶縁膜を形成して
いる。
このため、最上層金属配線や金属電極の側壁に、ＳＯＣ
膜等により緩やかな傾斜を形成することができる。これ
により最上層金属配線や金属電極の上層に形成する保護
絶縁膜に対して、従来のような段差部の発生を無くする
ことができ、該保護絶縁膜の不連続部分の発生を抑制し
、髭の発生を抑止することが可能となる。
膜等により緩やかな傾斜を形成することができる。これ
により最上層金属配線や金属電極の上層に形成する保護
絶縁膜に対して、従来のような段差部の発生を無くする
ことができ、該保護絶縁膜の不連続部分の発生を抑制し
、髭の発生を抑止することが可能となる。
〔実施例］
次に図を参照しながら本発明の実施例について説明をす
る。
る。
第１〜３図は本発明の実施例に係る半導体装置及びその
製造方法を説明する図であり、第１図は、本発明の実施
例に係る半導体装置の最上層配線及び電極の構造図を示
している。
製造方法を説明する図であり、第１図は、本発明の実施
例に係る半導体装置の最上層配線及び電極の構造図を示
している。
同図（ａ）は半導体チップの最上層の電極（突出電極）
を説明する断面図である。図において、２１は、トラン
ジスタ素子や抵抗素子等を形成したＳｉ層２１ａ１層間
絶縁膜２１ｂ及び下層Ａ！配線２１ｃ等から成る基板（
半導体チップ）である。
を説明する断面図である。図において、２１は、トラン
ジスタ素子や抵抗素子等を形成したＳｉ層２１ａ１層間
絶縁膜２１ｂ及び下層Ａ！配線２１ｃ等から成る基板（
半導体チップ）である。
２２ａはＡＥバッド、２３はＡＩ！、パッド２２ａの側
壁を保護する側壁絶縁膜である。また、２４はＡｌパッ
ド２２ａを絶縁保護する保護絶縁膜。
壁を保護する側壁絶縁膜である。また、２４はＡｌパッ
ド２２ａを絶縁保護する保護絶縁膜。
２６はバリアメタル膜、２８ばへＵハンプである。
同図（ｂ）は、基板２１の最上に形成され、ＡＮパッド
に至る最上層金属配線を説明する断面図である。
に至る最上層金属配線を説明する断面図である。
図において、２１は基板、２２ｂは最上層ＡＮ配線、２
３は最上層Ａ １．配線２２ｂの側壁を保護する側壁絶
縁膜、２４は最上層Ａｆｆｉ配線２２ｂを絶縁保護する
ＰＳＧやＢＰＳＧ膜等の保護絶縁膜（カバー絶縁膜）で
ある。
３は最上層Ａ １．配線２２ｂの側壁を保護する側壁絶
縁膜、２４は最上層Ａｆｆｉ配線２２ｂを絶縁保護する
ＰＳＧやＢＰＳＧ膜等の保護絶縁膜（カバー絶縁膜）で
ある。
なお、第２図は、本発明の実施例の半導体装置の最上層
配線及び電極に係る平面図であり、Ｘｌ−Ｙ、矢視断面
がパッド部分ＡのＡｕハンプ２８に係る電極の断面に相
当し、Ｘ、−Ｙ２矢視断面が配線部分Ｂに係る最上層配
線の断面に相当している。
配線及び電極に係る平面図であり、Ｘｌ−Ｙ、矢視断面
がパッド部分ＡのＡｕハンプ２８に係る電極の断面に相
当し、Ｘ、−Ｙ２矢視断面が配線部分Ｂに係る最上層配
線の断面に相当している。
これ等により本発明の実施例に係る半導体装置を構成す
る。
る。
このようにして、Ａｊ２パッド２２ａや最上層Ａｆｉ配
線２２ｂの側壁に側壁絶縁膜２３を設けている。
線２２ｂの側壁に側壁絶縁膜２３を設けている。
このため、Ａｎパッド２２ａや最上層Ａ！配線２２ｂを
絶縁するカバー絶縁膜２４の側壁での傾斜が緩やかにな
り、すなわち従来のようなＡｌ配線と基板との段差を原
因とする不連続部分の発生が緩和され、また、仮に不連
続部分が生し、穀が生じても側壁絶縁膜２３によってバ
リアメタル膜等を除去するエツチング溶液の浸込みから
Ａｆ２パッド２２ａや最上層Ａｆｆｉ配線２２ｂを保護
することができる。
絶縁するカバー絶縁膜２４の側壁での傾斜が緩やかにな
り、すなわち従来のようなＡｌ配線と基板との段差を原
因とする不連続部分の発生が緩和され、また、仮に不連
続部分が生し、穀が生じても側壁絶縁膜２３によってバ
リアメタル膜等を除去するエツチング溶液の浸込みから
Ａｆ２パッド２２ａや最上層Ａｆｆｉ配線２２ｂを保護
することができる。
これにより、Ａｆｆｉパッド２２ａや最上層へρ配線２
２ｂを所定形状に維持することが可能となる。
２ｂを所定形状に維持することが可能となる。
第３図は本発明の実施例の半導体装置の最上層配線及び
電極に係る形成工程図である。
電極に係る形成工程図である。
なお同図（ａｌ）〜（ｅｌ）は、第２図の平面図におＬ
ＪるＸｌ−Ｙ１矢視断面に係る形成工程を示し、また同
図（ａ２）〜（ｅ２）は、同様にＮ２ Ｙ２矢視断面
に係る形成工程を示している。
ＪるＸｌ−Ｙ１矢視断面に係る形成工程を示し、また同
図（ａ２）〜（ｅ２）は、同様にＮ２ Ｙ２矢視断面
に係る形成工程を示している。
図において、まず、トランジスタ素子や抵抗素子又、信
号線などの多層配線等の所定工程を経た基板（半導体チ
ンプ）２１の最上層に膜厚１［μｍ］程度のＡＮを形成
し、Ａρパッド２２ａや、最上層へ！配線２２ｂ等をパ
ターらングして、バンプ形成用のパッド部Ａと、配線部
分Ｂとを形成する（同図（ａｌ）（ａｚ ））。
号線などの多層配線等の所定工程を経た基板（半導体チ
ンプ）２１の最上層に膜厚１［μｍ］程度のＡＮを形成
し、Ａρパッド２２ａや、最上層へ！配線２２ｂ等をパ
ターらングして、バンプ形成用のパッド部Ａと、配線部
分Ｂとを形成する（同図（ａｌ）（ａｚ ））。
次に、基板２１上に膜Ｆ’−３０００（入）程度のＳＯ
Ｇ膜等を塗布して、スピンコーティングを行う。
Ｇ膜等を塗布して、スピンコーティングを行う。
その後熱処理をして固定化し、パッド部Ａや配線部分Ｂ
の側壁に側壁絶縁膜２３を形成する。なお熱処理条件は
、窒素（Ｎ２）雰囲気中において、加熱温度を、１５０
（’Ｃ）、加熱時間を３０［分］程度とする。
の側壁に側壁絶縁膜２３を形成する。なお熱処理条件は
、窒素（Ｎ２）雰囲気中において、加熱温度を、１５０
（’Ｃ）、加熱時間を３０［分］程度とする。
その後、保護絶縁膜２４として膜厚２〔μｍ］程度のｐ
ｓｃ膜やＣＶ ＤＳｉＯｚ膜を基板２１上の全面に形成
する（同図（ｂ、）（ｂｚ ））。
ｓｃ膜やＣＶ ＤＳｉＯｚ膜を基板２１上の全面に形成
する（同図（ｂ、）（ｂｚ ））。
次いで、バンド部Ａ上の保護膜２４をＲＩＥ法等の異方
性エツチングにより選択的に除去して、八でバンド２２
ａを露出する開口部２５を形成する。その後、開口部２
５にハリアメクル膜２６を形成する。なおバリアメタル
膜２６にはスパッタ法等によるＴｉ／Ｐｄ膜やＮｉ／Ｃ
ｕ／Ｔｉ膜等を用いる（同図（ｃ、）（ｃ２））。
性エツチングにより選択的に除去して、八でバンド２２
ａを露出する開口部２５を形成する。その後、開口部２
５にハリアメクル膜２６を形成する。なおバリアメタル
膜２６にはスパッタ法等によるＴｉ／Ｐｄ膜やＮｉ／Ｃ
ｕ／Ｔｉ膜等を用いる（同図（ｃ、）（ｃ２））。
次に基板２１にレジスト膜をパターニングする。
その後電気メツキ法等の鍍金方法によるＡｕ膜やＰｄ／
Ｓｎ膜をバリアメタル膜２６上にメツキすることにより
、Ｐｄ／Ｓｎハンプや＾Ｕハンプ２８を形成する。なお
、メッキ厚を２０〜３０〔μｍ〕程度となるようにメツ
キ電流等を制御する（同図（ｄｌ）（ｄ２））。
Ｓｎ膜をバリアメタル膜２６上にメツキすることにより
、Ｐｄ／Ｓｎハンプや＾Ｕハンプ２８を形成する。なお
、メッキ厚を２０〜３０〔μｍ〕程度となるようにメツ
キ電流等を制御する（同図（ｄｌ）（ｄ２））。
さらに、レジスト膜２７を全面除去し、その後不要部分
のバリアメタル膜２６を除去する。なお、ハリアメクル
膜２６は、所定エツチング溶液を用いて等方性エンチン
グされる。
のバリアメタル膜２６を除去する。なお、ハリアメクル
膜２６は、所定エツチング溶液を用いて等方性エンチン
グされる。
なお、このとき、パッド部Ａや配線部分Ｂの側壁に側壁
絶縁膜２３を設けているため、パッド部Ａ等を絶縁する
ＰＳＧ膜２４の傾斜が緩やかになり、すなわち従来のよ
うなＡｌ配線と基板との段差を原因とする不連続部分の
発生が緩和され、また仮に不連続部分を生じて、髭を生
じても、この側壁絶縁膜２３がストッパーになって、バ
リアメタル膜２６等を除去するエツチング溶液の浸込み
からパッド部Ａや配線部分Ｂを保護することができる。
絶縁膜２３を設けているため、パッド部Ａ等を絶縁する
ＰＳＧ膜２４の傾斜が緩やかになり、すなわち従来のよ
うなＡｌ配線と基板との段差を原因とする不連続部分の
発生が緩和され、また仮に不連続部分を生じて、髭を生
じても、この側壁絶縁膜２３がストッパーになって、バ
リアメタル膜２６等を除去するエツチング溶液の浸込み
からパッド部Ａや配線部分Ｂを保護することができる。
これによりへ！パッド２２ａや最上層Ａρ配線２２ｂ等
を所定形状に維持することが可能となる（同図（ｅ、）
（ｅ２））。
を所定形状に維持することが可能となる（同図（ｅ、）
（ｅ２））。
これ等の形成工程により、突出電極（バンプ）を有する
半導体装置を製造することができる。
半導体装置を製造することができる。
このようにして、基板２１上に最上層へ！配線２２ｂ又
はへ！パッド２２ａを形成した後に、例えばＳＯＧ （
スピンオングラス）等をスピンコーティングすることに
より、パッド部Ａや配線部分Ｂの側壁に自己整合的に付
着させ、その熱処理をして側壁絶縁膜２３を形成してい
る。
はへ！パッド２２ａを形成した後に、例えばＳＯＧ （
スピンオングラス）等をスピンコーティングすることに
より、パッド部Ａや配線部分Ｂの側壁に自己整合的に付
着させ、その熱処理をして側壁絶縁膜２３を形成してい
る。
このため、パッド部Ａや配線部分Ｂの側壁にＳＯＧ膜等
により緩やかな傾斜を形成することができる。
により緩やかな傾斜を形成することができる。
これにより、パッド部Ａや配線部分Ｂの上層に形成する
ＰＳＧ膜等の保護絶縁膜２４に対して、従来のような段
差部の発生を無くすことができ、ＰＳ’Ｇ膜２４の不連
続部分の発生を抑制し、靭の発生を抑止することが可能
となる。
ＰＳＧ膜等の保護絶縁膜２４に対して、従来のような段
差部の発生を無くすことができ、ＰＳ’Ｇ膜２４の不連
続部分の発生を抑制し、靭の発生を抑止することが可能
となる。
〔発明の効果］
以」二説明したように本発明によれば、ハリアメクル膜
等の除去時にエツチング溶液の浸込みを防止して、金属
配線又は電極を所定形状に維持することができる。
等の除去時にエツチング溶液の浸込みを防止して、金属
配線又は電極を所定形状に維持することができる。
このため、高信頬度の半導体装置を製造すること、及び
生産歩留りの向上を図ることが可能となる。
生産歩留りの向上を図ることが可能となる。
第１図は、本発明の実施例に係る半導体装置の構造図、
第２図は、本発明の実施例の半導体装置の最上層配線及
び電極に係る平面図、 第３図は、本発明の実施例の半導体装置の最上層配線及
び電極に係る形成工程図、 第４図は、従来例の半導体製造方法に係る最上層配線工
程を説明する図である。 （符号の説明） １．２１・・・基板、 １ａ・・・Ｓｉ層、 １ｂ・・・層間絶縁膜、 ＩＣ・・・下層へ！配線、 ２ ａ、 ２２ ａ・Ａｆｆバンド（金属電極）、２
’ｂ、２２ｂ・・・最上層Ａｎ配線（最上層金属配線）
、 ３．２４・・・ｐｓｃ膜又はＳｉＯ□膜（保護絶縁膜）
、Ａ・・・パッド部分、 Ｂ・・・配線部分、 ４・・・に、 ５．２６・・・バリアメタル膜、 ７・・・浸食部分、 ２３・・・側壁絶縁膜、 ２５・・・開口部、 ２７・・・レジスト膜、 ６．２８・・・＾Ｕハンプ。
び電極に係る平面図、 第３図は、本発明の実施例の半導体装置の最上層配線及
び電極に係る形成工程図、 第４図は、従来例の半導体製造方法に係る最上層配線工
程を説明する図である。 （符号の説明） １．２１・・・基板、 １ａ・・・Ｓｉ層、 １ｂ・・・層間絶縁膜、 ＩＣ・・・下層へ！配線、 ２ ａ、 ２２ ａ・Ａｆｆバンド（金属電極）、２
’ｂ、２２ｂ・・・最上層Ａｎ配線（最上層金属配線）
、 ３．２４・・・ｐｓｃ膜又はＳｉＯ□膜（保護絶縁膜）
、Ａ・・・パッド部分、 Ｂ・・・配線部分、 ４・・・に、 ５．２６・・・バリアメタル膜、 ７・・・浸食部分、 ２３・・・側壁絶縁膜、 ２５・・・開口部、 ２７・・・レジスト膜、 ６．２８・・・＾Ｕハンプ。
Claims (1)
- 【特許請求の範囲】 １、バリアメタル膜（２６）を介して金属バンプ（２８
）が形成される金属電極（２２ａ）と、該電極に至る最
上層金属配線（２２ｂ）と、それ等の側壁に側壁絶縁膜
（２３）とを具備していることを特徴とする半導体装置
。 ２、基板（２１）の最上に金属電極（２２ａ）及び最上
層金属配線（２２ｂ）をパターン形成する工程と、 前記金属電極（２２ａ）及び最上層金属配線（２２ｂ）
の側壁に側壁絶縁膜（２３）を形成し、その後、前記基
板（２１）の全面に保護絶縁膜（２４）を形成する工程
と、 前記金属電極（２２ａ）の上部の保護絶縁膜（２４）を
選択的に開口して、金属電極（２２ａ）を露出する開口
部（２５）を形成し、その後開口部（２５）にバリアメ
タル膜（２６）を形成する工程と、 前記金属電極（２２ａ）上に選択的に金属バンプ（２８
）を形成する工程と、 前記バリアメタル膜（２６）を選択的に除去する工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128749A JPH01297842A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128749A JPH01297842A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297842A true JPH01297842A (ja) | 1989-11-30 |
Family
ID=14992512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128749A Pending JPH01297842A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112213A (ja) * | 1992-08-31 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | エッチング処理方法 |
-
1988
- 1988-05-26 JP JP63128749A patent/JPH01297842A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112213A (ja) * | 1992-08-31 | 1994-04-22 | Internatl Business Mach Corp <Ibm> | エッチング処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100419813B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| US7135765B2 (en) | Semiconductor device package and method of making the same | |
| US20080048334A1 (en) | Semiconductor devices and methods of fabricating the same | |
| US8669666B2 (en) | Method of processing a contact pad, method of manufacturing a contact pad, and integrated circuit element | |
| US20060175686A1 (en) | Semiconductor device and fabrication method thereof | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPS61212042A (ja) | 半導体素子製造方法 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JPH0570301B2 (ja) | ||
| JPH0342834A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05343408A (ja) | Ｔａｂ用半導体チップ | |
| JPH0287526A (ja) | 半導体装置の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPH02164039A (ja) | 半導体装置の製造方法 | |
| JPH0244145B2 (ja) | ||
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPH05206142A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5815253A (ja) | 半導体装置の電極製造方法 |