JPH0732157B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0732157B2 JPH0732157B2 JP61169126A JP16912686A JPH0732157B2 JP H0732157 B2 JPH0732157 B2 JP H0732157B2 JP 61169126 A JP61169126 A JP 61169126A JP 16912686 A JP16912686 A JP 16912686A JP H0732157 B2 JPH0732157 B2 JP H0732157B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- electrode
- window
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置及びその製造方法に関し、特に突起
電極を有する半導体装置及びその製造方法に関する。
電極を有する半導体装置及びその製造方法に関する。
最近、半導体装置の高密度実装のためやごく最近のカー
ド用ICの薄型化のために、従来のワイヤーボンディング
に代り、テープ自動ボンディング（TAB）の技術が使用
されてきている。このために、半導体ウェーハプロセス
では、ICチップのボンディング領域に突起電極（以降バ
ンプと称す）を設ける方式が一般的となっている。
ド用ICの薄型化のために、従来のワイヤーボンディング
に代り、テープ自動ボンディング（TAB）の技術が使用
されてきている。このために、半導体ウェーハプロセス
では、ICチップのボンディング領域に突起電極（以降バ
ンプと称す）を設ける方式が一般的となっている。
第４図は従来の半導体装置の一例の断面図である。
この従来例は、シリコン基板１上に内部の半導体素子と
接続したAl電極３を設け、その上にAl電極３上に開孔部
を有する絶縁膜２を設け、開孔部と開孔部周辺の絶縁膜
２とを覆うように金属層４″,5″,6″及びバンプ８″を
積層するように設け、金属層４″,5″,6″及びバンプ
８″の側面を覆うようにポリイミド膜９″を設けた構造
をしている。
接続したAl電極３を設け、その上にAl電極３上に開孔部
を有する絶縁膜２を設け、開孔部と開孔部周辺の絶縁膜
２とを覆うように金属層４″,5″,6″及びバンプ８″を
積層するように設け、金属層４″,5″,6″及びバンプ
８″の側面を覆うようにポリイミド膜９″を設けた構造
をしている。
第５図（ａ）〜（ｇ）は従来の半導体装置の製造方法の
一例を説明するための半導体チップの断面図である。
一例を説明するための半導体チップの断面図である。
この例はまず、第５図（ａ）に示すように、シリコン基
板１上のボンディング領域の絶縁膜２をホトエッチング
法により開孔し、ボンディング領域のAl電極３表面を露
出させる。
板１上のボンディング領域の絶縁膜２をホトエッチング
法により開孔し、ボンディング領域のAl電極３表面を露
出させる。
次に、第５図（ｂ）に示すように、Al電極３との接着用
の金属層４″、中間にあって障壁用となる金属層５″及
びめっき法で形成されるバンプと直接接する金属層６″
例えば金を全面に連続的に被着する。
の金属層４″、中間にあって障壁用となる金属層５″及
びめっき法で形成されるバンプと直接接する金属層６″
例えば金を全面に連続的に被着する。
次に、第５図（ｃ）に示すように、ホトレジスト７″を
所定のパターンでバンプを形成しようとしている開孔部
を除いて形成する。
所定のパターンでバンプを形成しようとしている開孔部
を除いて形成する。
この後、第５図（ｄ）に示すように、ホトレジスト７″
を保護膜として金あるいは銅のめっきを施し、所望の高
さの金属のバンプ８″を形成する。
を保護膜として金あるいは銅のめっきを施し、所望の高
さの金属のバンプ８″を形成する。
次に、第５図（ｅ）に示すように、不要となったホトレ
ジスト７″を除去した後、金属層６″、金属層５″及び
第１の金属層４″を順次エッチングし、バンプを形成す
る。
ジスト７″を除去した後、金属層６″、金属層５″及び
第１の金属層４″を順次エッチングし、バンプを形成す
る。
この後、通常は素子表面の保護とボンディング時の機械
的衝撃やストレスを吸収する目的で第５図（ｆ）に示す
ように、ポリイミド膜９″をバンプを覆うように半導体
チップの表面に形成する。
的衝撃やストレスを吸収する目的で第５図（ｆ）に示す
ように、ポリイミド膜９″をバンプを覆うように半導体
チップの表面に形成する。
次に、第５図（ｇ）に示すように、バンプ８″の上部を
開孔したホトレジスト10″を形成する。
開孔したホトレジスト10″を形成する。
最後に、ホトレジスト10″をマスクとしてポリイミド膜
９″をエッチングした後ホトレジスト10″を除去すれ
ば、第４図に示すような、従来の半導体装置の一例がで
きる。
９″をエッチングした後ホトレジスト10″を除去すれ
ば、第４図に示すような、従来の半導体装置の一例がで
きる。
上述した従来の半導体装置及びその製造方法では、第１
の導体層であるAl電極上に開孔部を有する絶縁膜表面に
直接接着用の第２の導体層、障壁用の第３の導体層を含
む複数の導体層を積層するので、その導体層に使う金属
の種類がパターニングするためのエッチング等の条件に
よって非常に限られるという欠点がある。例えばPtを第
３の導体層に使用する場合には、湿式エッチングによっ
てパターニングするには熱王水を使うので適当な保護マ
スクが無く、イオンミリングあるいは最近の反応性イオ
ンエッチング等の一般的な乾式エッチングではシリコン
基板上に半導体素子を形成する過程で生じる種々の段差
部にエッチングされた白金が再付着して短絡不良を起す
ので、Ptを含むTi−Pt−Au三層によって構成される複数
の導体層を使うことができないという欠点がある。
の導体層であるAl電極上に開孔部を有する絶縁膜表面に
直接接着用の第２の導体層、障壁用の第３の導体層を含
む複数の導体層を積層するので、その導体層に使う金属
の種類がパターニングするためのエッチング等の条件に
よって非常に限られるという欠点がある。例えばPtを第
３の導体層に使用する場合には、湿式エッチングによっ
てパターニングするには熱王水を使うので適当な保護マ
スクが無く、イオンミリングあるいは最近の反応性イオ
ンエッチング等の一般的な乾式エッチングではシリコン
基板上に半導体素子を形成する過程で生じる種々の段差
部にエッチングされた白金が再付着して短絡不良を起す
ので、Ptを含むTi−Pt−Au三層によって構成される複数
の導体層を使うことができないという欠点がある。
又、この従来例のようにバンプの側面をポリイミド膜で
覆った構造では、ホトリソグラフィー工程中の目合せず
れや、ポリイミド膜のエッチング時のアンダーカット等
によりポリイミド膜をバンプの側面に接して安定に形成
することが非常に困難であり、これらに起因するボンデ
ィング不良等によって製造歩留りが低下するという欠点
もある。
覆った構造では、ホトリソグラフィー工程中の目合せず
れや、ポリイミド膜のエッチング時のアンダーカット等
によりポリイミド膜をバンプの側面に接して安定に形成
することが非常に困難であり、これらに起因するボンデ
ィング不良等によって製造歩留りが低下するという欠点
もある。
本発明の目的は、半導体基板上の第１の導体層とバンプ
との間をつなぐ複数の導体層としてTi-Pt-Auの三層構造
が使えてしかもポリイミド膜がバンプの側面に安定に接
して形成でき製造歩留りの高い半導体装置及びその製造
方法を提供することにある。
との間をつなぐ複数の導体層としてTi-Pt-Auの三層構造
が使えてしかもポリイミド膜がバンプの側面に安定に接
して形成でき製造歩留りの高い半導体装置及びその製造
方法を提供することにある。
本発明の特徴は、半導体素子が形成されている半導体基
板上に前記半導体素子と接続したアルミ（Al）電極を設
け、前記アルミ電極を覆いかつ前記アルミ電極上の所定
の位置にコンタクト用の窓を有する絶縁性の第１の膜と
樹脂性の第２の膜との積層膜を設け、前記積層膜の前記
窓と前記樹脂性の第２の膜の前記窓周辺とを覆うように
所定のパターンで前記アルミ電極との接着用のチタン
（Ti）層と障壁用の白金（Pt）層とバンプとの接着用の
金（Au）層との複数導体層を設け、前記金属上に金のバ
ンプを設けた半導体装置にある。
板上に前記半導体素子と接続したアルミ（Al）電極を設
け、前記アルミ電極を覆いかつ前記アルミ電極上の所定
の位置にコンタクト用の窓を有する絶縁性の第１の膜と
樹脂性の第２の膜との積層膜を設け、前記積層膜の前記
窓と前記樹脂性の第２の膜の前記窓周辺とを覆うように
所定のパターンで前記アルミ電極との接着用のチタン
（Ti）層と障壁用の白金（Pt）層とバンプとの接着用の
金（Au）層との複数導体層を設け、前記金属上に金のバ
ンプを設けた半導体装置にある。
本発明の他の特徴は、半導体素子が形成された半導体基
板上に前記半導体素子と接続したアルミ（Al）電極を形
成する工程と、前記アルミ電極を覆いかつ前記アルミ電
極上の所定の位置にコンタクト用の窓を有する絶縁性の
第１の膜と樹脂性の第２の膜との積層膜を形成する工程
と、前記積層膜の前記窓と前記樹脂性の第２の膜の前記
窓周辺とを覆うように前記アルミ電極との接着用のチタ
ン（Ti）層と障壁用の白金（Pt）層と突起電極との接着
用の金（Au）層とを順次積層する工程と、前記金層上に
前記窓を囲むような開孔部を有するホトレジスト膜を形
成する工程と、前記ホトレジスト膜の前記開口部の内部
から該開口部を覆うように金のバンプを形成する工程
と、前記ホトレジスト膜を除去した後に前記バンプをマ
スクとして乾式エッチングで前記金層、白金層およびチ
タン層を選択的に除去する半導体装置の製造方法にあ
る。
板上に前記半導体素子と接続したアルミ（Al）電極を形
成する工程と、前記アルミ電極を覆いかつ前記アルミ電
極上の所定の位置にコンタクト用の窓を有する絶縁性の
第１の膜と樹脂性の第２の膜との積層膜を形成する工程
と、前記積層膜の前記窓と前記樹脂性の第２の膜の前記
窓周辺とを覆うように前記アルミ電極との接着用のチタ
ン（Ti）層と障壁用の白金（Pt）層と突起電極との接着
用の金（Au）層とを順次積層する工程と、前記金層上に
前記窓を囲むような開孔部を有するホトレジスト膜を形
成する工程と、前記ホトレジスト膜の前記開口部の内部
から該開口部を覆うように金のバンプを形成する工程
と、前記ホトレジスト膜を除去した後に前記バンプをマ
スクとして乾式エッチングで前記金層、白金層およびチ
タン層を選択的に除去する半導体装置の製造方法にあ
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の半導体装置の第１の実施例の断面図で
ある。
ある。
この第１の実施例は、半導体素子を形成したシリコン基
板１上に半導体素子と接続したAl電極を設け、Al電極３
の所定の位置に開孔部を有しかつAl電極３とシリコン基
板１とを覆うように絶縁膜２を設け、絶縁膜２の開孔部
より狭いAl電極３のコンタクト用の窓を有しかつ絶縁膜
２を覆うようにポリイミド膜９を設け、コンタクト用の
窓及び窓周辺のポリイミド膜９を覆うようにAl電極３と
の接着用の金属層４、障壁用の金属層５及びバンプと直
接接する金属層６の３層を積層した複数の金属層を設
け、金属層4,5及び６の上にバンプ８を設けた構造をし
ている。
板１上に半導体素子と接続したAl電極を設け、Al電極３
の所定の位置に開孔部を有しかつAl電極３とシリコン基
板１とを覆うように絶縁膜２を設け、絶縁膜２の開孔部
より狭いAl電極３のコンタクト用の窓を有しかつ絶縁膜
２を覆うようにポリイミド膜９を設け、コンタクト用の
窓及び窓周辺のポリイミド膜９を覆うようにAl電極３と
の接着用の金属層４、障壁用の金属層５及びバンプと直
接接する金属層６の３層を積層した複数の金属層を設
け、金属層4,5及び６の上にバンプ８を設けた構造をし
ている。
第２図は本発明の半導体装置の第２の実施例の断面図で
ある。
ある。
第２の実施例は、シリコン基板１上にAl電極３と絶縁膜
２とを設けるところまでは上述の第１の実施例と同じで
あるが、絶縁膜２より上が、絶縁膜２の開孔部を囲むよ
うに大きく開孔したポリイミド膜９′を絶縁膜２上に設
け、絶縁膜２の開孔部をコンタクト用の窓としてその窓
と窓周辺の絶縁膜２及びポリイミド膜９′と覆うように
積層した金属層４′,5′及び６′を設け、金属層４′、
５′及び６′の上にバンプ８′を設けた構造になってい
る。
２とを設けるところまでは上述の第１の実施例と同じで
あるが、絶縁膜２より上が、絶縁膜２の開孔部を囲むよ
うに大きく開孔したポリイミド膜９′を絶縁膜２上に設
け、絶縁膜２の開孔部をコンタクト用の窓としてその窓
と窓周辺の絶縁膜２及びポリイミド膜９′と覆うように
積層した金属層４′,5′及び６′を設け、金属層４′、
５′及び６′の上にバンプ８′を設けた構造になってい
る。
第３図（ａ）〜（ｇ）は本発明の半導体装置の製造方法
の一実施例を説明するための工程順に示した半導体チッ
プの断面図である。
の一実施例を説明するための工程順に示した半導体チッ
プの断面図である。
この実施例は、先ず、第３図（ａ）に示すように、シリ
コン基板１上に形成されかつ半導体素子と接続したAl電
極３上の所定の位置の絶縁膜２を通常のエッチング法に
より開孔し、Al電極３の表面を露出する。
コン基板１上に形成されかつ半導体素子と接続したAl電
極３上の所定の位置の絶縁膜２を通常のエッチング法に
より開孔し、Al電極３の表面を露出する。
次に、第３図（ｂ）に示すように、ポリイミド膜９を回
転塗布法により全面に形成し、適当な熱処理によってキ
ュアされた後、コンタクト用の窓に相当する開孔部をも
つようにホトレジストを通常のホトリソグラフィプロセ
スにより形成する。
転塗布法により全面に形成し、適当な熱処理によってキ
ュアされた後、コンタクト用の窓に相当する開孔部をも
つようにホトレジストを通常のホトリソグラフィプロセ
スにより形成する。
次に、第３図（ｃ）に示すように、ホトレジスト７をマ
スクとしてポリイミド膜９をエッチングした後、不要と
なったホトレジスト７を除去する。
スクとしてポリイミド膜９をエッチングした後、不要と
なったホトレジスト７を除去する。
次に、第３図（ｄ）に示すように、Al電極との接着用の
金属層４、障壁用の金属層５及びバンプと直接接する金
属６を全面に連続的に堆積する。次に、第３図（ｅ）に
示すように、コンタクト用の窓を囲むような開孔部を有
するホトレジスト10を形成する。
金属層４、障壁用の金属層５及びバンプと直接接する金
属６を全面に連続的に堆積する。次に、第３図（ｅ）に
示すように、コンタクト用の窓を囲むような開孔部を有
するホトレジスト10を形成する。
次に、第３図（ｆ）に示すように、ホトレジスト10を保
護膜として金のバンプ８をめっき法で形成する。
護膜として金のバンプ８をめっき法で形成する。
次に、第３図（ｇ）に示すように、ホトレジスト10を除
去する。
去する。
最後に、露出した部分の金属層6,5及び４を順次除去す
れば、第１図に示すような本発明の半導体装置の第１の
実施例ができる。
れば、第１図に示すような本発明の半導体装置の第１の
実施例ができる。
以上説明したように本発明は、ポリイミド膜をバンプ下
の複数の金属層を積層した導体層の下に形成するので、
導体層のエッチングの時に、半導体チップの表面を保護
すると共に段差のある部分が均らされ、乾式エッチング
時の段差部への再付着の問題が無くなって乾式エッチン
グが使えるようになり、導体層としてTi-Pt-Auの三層構
造が使えるようになるという効果がある。
の複数の金属層を積層した導体層の下に形成するので、
導体層のエッチングの時に、半導体チップの表面を保護
すると共に段差のある部分が均らされ、乾式エッチング
時の段差部への再付着の問題が無くなって乾式エッチン
グが使えるようになり、導体層としてTi-Pt-Auの三層構
造が使えるようになるという効果がある。
又、バンプ側面の下の部分にポリイミド膜が接して設け
られているので、これがボンディング時の機械的及び熱
的衝撃やストレスを緩和し、ボンディング剥れ不良を防
止すると共に従来のようにポリイミド膜をバンプの側面
全体に接して形成するような場合に問題となっていた目
合せずれやアンダーカットによる製造歩留りの低下がほ
とんど起こらないという効果もある。
られているので、これがボンディング時の機械的及び熱
的衝撃やストレスを緩和し、ボンディング剥れ不良を防
止すると共に従来のようにポリイミド膜をバンプの側面
全体に接して形成するような場合に問題となっていた目
合せずれやアンダーカットによる製造歩留りの低下がほ
とんど起こらないという効果もある。
第１図及び第２図はそれぞれ本発明の半導体装置の第１
及び第２の実施例の断面図、第３図（ａ）〜（ｇ）は本
発明の半導体装置の製造方法の一実施例を説明するため
の工程順に示した半導体チップの断面図、第４図は従来
の半導体装置の一例の断面図、第５図（ａ）〜（ｇ）は
従来の半導体装置の製造方法の一例を説明するための半
導体チップの断面図である。 １……シリコン基板、２……絶縁膜、４……Al電極、4,
4′,4″,5,5′,5″,6,6′,6″……金属層、7,7″……ホ
トレジスト、8,8′,8″……バンプ、9,9′,9″……ポリ
イミド膜、10,10″……ホトレジスト。
及び第２の実施例の断面図、第３図（ａ）〜（ｇ）は本
発明の半導体装置の製造方法の一実施例を説明するため
の工程順に示した半導体チップの断面図、第４図は従来
の半導体装置の一例の断面図、第５図（ａ）〜（ｇ）は
従来の半導体装置の製造方法の一例を説明するための半
導体チップの断面図である。 １……シリコン基板、２……絶縁膜、４……Al電極、4,
4′,4″,5,5′,5″,6,6′,6″……金属層、7,7″……ホ
トレジスト、8,8′,8″……バンプ、9,9′,9″……ポリ
イミド膜、10,10″……ホトレジスト。
Claims (2)
- 【請求項１】半導体素子が形成されている半導体基板上
に前記半導体素子と接続したアルミ（Al）電極を設け、
前記アルミ電極を覆いかつ前記アルミ電極上の所定の位
置にコンタクト用の窓を有する絶縁性の第１の膜と樹脂
性の第２の膜との積層膜を設け、前記積層膜の前記窓と
前記樹脂性の第２の膜の前記窓周辺とを覆うように所定
のパターンで前記アルミ電極との接着用のチタン（Ti）
層と障壁用の白金（Pt）層と突起電極との接着用の金
（Au）層との複数導体層を設け、前記金層上に金の突起
電極を設けたことを特徴とする半導体装置。 - 【請求項２】半導体素子が形成された半導体基板上に前
記半導体素子と接続したアルミ（Al）電極を形成する工
程と、前記アルミ電極を覆いかつ前記アルミ電極上の所
定の位置にコンタクト用の窓を有する絶縁性の第１の膜
と樹脂性の第２の膜との積層膜を形成する工程と、前記
積層膜の前記窓と前記樹脂性の第２の膜の前記窓周辺と
を覆うように前記アルミ電極との接着用のチタン（Ti）
層と障壁用の白金（Pt）層と突起電極との接着用の金
（Au）層とを順次積層する工程と、前記金層上に前記窓
を囲むような開孔部を有するホトレジスト膜を形成する
工程と、前記ホトレジスト膜の前記開口部の内部から該
開口部を覆うように金の突起電極を形成する工程と、前
記ホトレジスト膜を除去した後に前記突起電極をマスク
として乾式エッチングで前記金層、白金層およびチタン
層を選択的に除去することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61169126A JPH0732157B2 (ja) | 1986-07-17 | 1986-07-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61169126A JPH0732157B2 (ja) | 1986-07-17 | 1986-07-17 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6325954A JPS6325954A (ja) | 1988-02-03 |
| JPH0732157B2 true JPH0732157B2 (ja) | 1995-04-10 |
Family
ID=15880761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61169126A Expired - Lifetime JPH0732157B2 (ja) | 1986-07-17 | 1986-07-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732157B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828366B2 (ja) * | 1988-04-27 | 1996-03-21 | カシオ計算機株式会社 | 半導体装置の電極形成方法 |
| JPH02125621A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 半導体装置のバンプ電極形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850756A (ja) * | 1981-09-19 | 1983-03-25 | Ricoh Elemex Corp | バンプ形成方法 |
-
1986
- 1986-07-17 JP JP61169126A patent/JPH0732157B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325954A (ja) | 1988-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6607941B2 (en) | Process and structure improvements to shellcase style packaging technology | |
| KR100264479B1 (ko) | 범프전극의 구조와 그 형성방법 | |
| JPH06338503A (ja) | 半導体装置およびその製造方法 | |
| WO1998052225A1 (en) | An electronic component package with posts on the active surface | |
| EP0583877B1 (en) | Bond pad structure of an integrated circuit and manufacturing method thereof | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| US6833986B2 (en) | Integrated passive components and package with posts | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP3693056B2 (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPS6322464B2 (ja) | ||
| JP2001118957A (ja) | 半導体装置 | |
| JP2739842B2 (ja) | 半導体装置の製造方法 | |
| JP2734585B2 (ja) | 半導体装置の製造方法 | |
| JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0828365B2 (ja) | 半導体装置のバンプ電極の形成方法 | |
| JPH09246274A (ja) | 半導体装置 | |
| JPS63305533A (ja) | 半導体装置の製造方法 |