JPH01297843A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH01297843A JPH01297843A JP12875088A JP12875088A JPH01297843A JP H01297843 A JPH01297843 A JP H01297843A JP 12875088 A JP12875088 A JP 12875088A JP 12875088 A JP12875088 A JP 12875088A JP H01297843 A JPH01297843 A JP H01297843A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- metal
- pad
- uppermost layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置、特にＬＳＩチンプの高密度実装をするＴＡ
Ｂ （Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）技術に係
る突出電極（バンプ）を形成するパッドやそれに至る最
上層配線の構造に関し、 該パッド部や、それに至る最上層配線の保護絶縁膜中に
生ずるヒロックを原因とする髭や金属配線の腐食部分の
発生を阻止し、該パッド部や最上層配線の所定形状を維
持することを目的とし、バリアメタル膜を介してバンプ
が形成される金属電極及び該電極に至る最上層金属配線
と、該最上層金属配線をカバーするヒロック防止用の保
護膜とを具備していることを含み構成する。
Ｂ （Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）技術に係
る突出電極（バンプ）を形成するパッドやそれに至る最
上層配線の構造に関し、 該パッド部や、それに至る最上層配線の保護絶縁膜中に
生ずるヒロックを原因とする髭や金属配線の腐食部分の
発生を阻止し、該パッド部や最上層配線の所定形状を維
持することを目的とし、バリアメタル膜を介してバンプ
が形成される金属電極及び該電極に至る最上層金属配線
と、該最上層金属配線をカバーするヒロック防止用の保
護膜とを具備していることを含み構成する。
本発明は、半導体装置及びその製造方法に関するもので
あり、更に詳しく言えばＬＳＩチップの高密度実装をす
るＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ
）技術に係る突出電極（バンプ）を形成するバンドやそ
れに至る最上層配線の構造とその形成方法に関するもの
である。
あり、更に詳しく言えばＬＳＩチップの高密度実装をす
るＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ
）技術に係る突出電極（バンプ）を形成するバンドやそ
れに至る最上層配線の構造とその形成方法に関するもの
である。
昨今、ＬＳＩの多機能化、それに伴う多ビン化、及びフ
ィルムキャリアへのＬＳＩチップの高密度、実装の実現
を目的とするＴＡＢ技術の必要性が増大している。
ィルムキャリアへのＬＳＩチップの高密度、実装の実現
を目的とするＴＡＢ技術の必要性が増大している。
このＴＡＢ技術において、ＬＳＩチップ上に突出した電
極（バンプ）が必要となる。このため、バンプを安定か
つ、半導体素子の信顧性を損なう事なく形成する技術が
必要となる。
極（バンプ）が必要となる。このため、バンプを安定か
つ、半導体素子の信顧性を損なう事なく形成する技術が
必要となる。
〔従来の技術］
第５図は従来例の半導体装置及びその製造方法に係る説
明図である。
明図である。
同図（ａ、）（ａｚ ）は、半導体チップ最上層のパッ
ド部分Ａと、配線部分Ｂとの構造を示す断面である。
ド部分Ａと、配線部分Ｂとの構造を示す断面である。
図において、１は不図示のトランジスタ素子や抵抗素子
を形成したＳｉ層１ａ、層間絶縁膜１ｂ及び下層配線１
ｃ等の所定形成工程を経た基板（半導体チップ）、２ａ
は基板１の上に設けられたＭパッド、２ｂは最上層Ａ１
配線である。なお、パッド部Ａには、不図示の外部配線
とボンディングをするバンプが形成される。３は、パッ
ド部分Ａの一部や配線部分Ｂを絶縁するＰＳＣ，膜等の
カバー絶縁膜である。４は、ハリアメクル膜であり、バ
ンプを形成する際にＭバッド部２ａとＡｕバンプ等との
間に両者の反応を防ぐために設けられるものである。
を形成したＳｉ層１ａ、層間絶縁膜１ｂ及び下層配線１
ｃ等の所定形成工程を経た基板（半導体チップ）、２ａ
は基板１の上に設けられたＭパッド、２ｂは最上層Ａ１
配線である。なお、パッド部Ａには、不図示の外部配線
とボンディングをするバンプが形成される。３は、パッ
ド部分Ａの一部や配線部分Ｂを絶縁するＰＳＣ，膜等の
カバー絶縁膜である。４は、ハリアメクル膜であり、バ
ンプを形成する際にＭバッド部２ａとＡｕバンプ等との
間に両者の反応を防ぐために設けられるものである。
なお、破線円内図に示す５はヒロック（ｈｉｌＬｏｃｋ
）であり、Ｍパッド２ａや最上層Ｈ配線２ｂを絶縁する
ＰＳＧＳ２Ｏ２坦化等の熱処理の際に生じたものである
。これは、一般に舷配線が熱処理されることにより熱膨
張し、その熱応力がＰＳＧＳ２Ｏ２晶欠陥を誘発し、Ｍ
原子がＰＳＧＳ２Ｏ２融したものと考えられている。
）であり、Ｍパッド２ａや最上層Ｈ配線２ｂを絶縁する
ＰＳＧＳ２Ｏ２坦化等の熱処理の際に生じたものである
。これは、一般に舷配線が熱処理されることにより熱膨
張し、その熱応力がＰＳＧＳ２Ｏ２晶欠陥を誘発し、Ｍ
原子がＰＳＧＳ２Ｏ２融したものと考えられている。
同［ｆｆ１（ｂ、）、 （ｂｚ）は、Ａｕバンプ６を
形成した後のバリアメタル膜４を除去する工程を示す図
である。
形成した後のバリアメタル膜４を除去する工程を示す図
である。
図において、パッド部分ＡにＡｕバンプを形成した後、
ＰＳＧ膜３上の不要なバリアメタル膜４は所定エツチン
グ溶液によりウェットエツチングされる。
ＰＳＧ膜３上の不要なバリアメタル膜４は所定エツチン
グ溶液によりウェットエツチングされる。
なお、７はウェットエツチングの際に生ずるにであり、
バリアメタル膜４の除去をするときにＰＳＧＳ２Ｏ２生
したヒロック５にエツチング溶液が浸込み、ヒロック５
中のＭが腐食して欠損し、ＰＳＧＳ２Ｏ２ツチング溶液
の侵入経路を形成するものである。なお、破線円内図に
示す８はＭパッド２ａや最上層屈配線２ｂの腐食部分で
あり、ＰＳＧＳ２Ｏ２７を浸入経路として、エツチング
溶液が浸み込み生じたものである。
バリアメタル膜４の除去をするときにＰＳＧＳ２Ｏ２生
したヒロック５にエツチング溶液が浸込み、ヒロック５
中のＭが腐食して欠損し、ＰＳＧＳ２Ｏ２ツチング溶液
の侵入経路を形成するものである。なお、破線円内図に
示す８はＭパッド２ａや最上層屈配線２ｂの腐食部分で
あり、ＰＳＧＳ２Ｏ２７を浸入経路として、エツチング
溶液が浸み込み生じたものである。
〔発明が解決しようとする課題］
ところで従来例によれば、基板１上に設けられたパッド
部Ａにバンプを形成した後不要なバリアメタル膜４をウ
ェットエツチングにより除去している。
部Ａにバンプを形成した後不要なバリアメタル膜４をウ
ェットエツチングにより除去している。
このため、産パッド２ａの一部や最上層成配線２ｂを絶
縁するＰＳＧＳ２Ｏ２処理等により生じたヒロックを原
因として、そのウェットエツチングの際に、エツチング
？容液がＰＳＧＳ２Ｏ２ロック５部分に反応して、そこ
に浸込み、さらに、該ヒロック５中のＭが腐食して欠損
する髪７を生じ、これがエツチング溶液の侵入経路とな
り、最上層〃配線２ｂ等に腐食部分８が発生することが
ある。
縁するＰＳＧＳ２Ｏ２処理等により生じたヒロックを原
因として、そのウェットエツチングの際に、エツチング
？容液がＰＳＧＳ２Ｏ２ロック５部分に反応して、そこ
に浸込み、さらに、該ヒロック５中のＭが腐食して欠損
する髪７を生じ、これがエツチング溶液の侵入経路とな
り、最上層〃配線２ｂ等に腐食部分８が発生することが
ある。
これにより、最上層Ｍ配線２ｂが断線して電気特性が劣
化したり、Ｍパッド２ａの電気的コンタクト特性が悪化
したり、生産歩留りが著しく低下したりするという問題
がある。
化したり、Ｍパッド２ａの電気的コンタクト特性が悪化
したり、生産歩留りが著しく低下したりするという問題
がある。
本発明は、かかる従来例の課題に鑑み創作されたもので
あり、バンド部やそれに至る最上層配線の保護絶縁膜中
に生ずるヒロックを原因とする■や金属配線等の腐食部
分の発生を阻止し、該パッド部や最上層配線の所定形状
を維持することを可能とする半導体装置及びその製造方
法の捉供を目的とする。
あり、バンド部やそれに至る最上層配線の保護絶縁膜中
に生ずるヒロックを原因とする■や金属配線等の腐食部
分の発生を阻止し、該パッド部や最上層配線の所定形状
を維持することを可能とする半導体装置及びその製造方
法の捉供を目的とする。
［課題を解決するための手段］
本発明の半導体装置及びその製造方法は、その一実施例
を第１〜４図に示すように、その装置をバリアメタル膜
２６を介してバンプ２８が形成される金属電極２２ａ及
び該電極に至る最上層金属配線２２ｂと、該最上層金属
配線２２ｂをカバーするヒロック防止用の保護膜２３を
設けていることを特徴とし、 その形成方法を基板２１上に金属電極２２ａ及び最上層
金属配線２２ｂを形成する工程と、前記金属電極２２ａ
及び最上層金属配線２２ｂを被覆するヒロック防止用の
保護膜２３を形成し、その後、前記基板２１の全面に保
護絶縁膜２４を形成する工程と、 前記金属電極２２ａ上の保護絶縁膜２４とヒロック防止
用の保護膜２３とを選択的に除去して、該金属電極 ２
２ａを露出する開口部２５を形成し、その後該開口部２
５にバリアメタル膜２６を形成する工程と、 前記金属電極２２ａのハリアメクル膜２６上に選択的に
金属バンプ２８を形成する工程と、前記バリアメタル膜
２６を選択的に除去する工程とを有することを特徴とし
、上記目的を達成する。
を第１〜４図に示すように、その装置をバリアメタル膜
２６を介してバンプ２８が形成される金属電極２２ａ及
び該電極に至る最上層金属配線２２ｂと、該最上層金属
配線２２ｂをカバーするヒロック防止用の保護膜２３を
設けていることを特徴とし、 その形成方法を基板２１上に金属電極２２ａ及び最上層
金属配線２２ｂを形成する工程と、前記金属電極２２ａ
及び最上層金属配線２２ｂを被覆するヒロック防止用の
保護膜２３を形成し、その後、前記基板２１の全面に保
護絶縁膜２４を形成する工程と、 前記金属電極２２ａ上の保護絶縁膜２４とヒロック防止
用の保護膜２３とを選択的に除去して、該金属電極 ２
２ａを露出する開口部２５を形成し、その後該開口部２
５にバリアメタル膜２６を形成する工程と、 前記金属電極２２ａのハリアメクル膜２６上に選択的に
金属バンプ２８を形成する工程と、前記バリアメタル膜
２６を選択的に除去する工程とを有することを特徴とし
、上記目的を達成する。
〔作用］
本発明の装置によれば、最上層金属配線及びバンプを形
成する金属電極にヒロック防止用の保護膜を設けている
。
成する金属電極にヒロック防止用の保護膜を設けている
。
このため、最上層金属配線や金属電極を絶縁する保護絶
縁膜の平坦化工程における該絶縁膜の熱処理工程等に最
上層金属配線及び金属電極を曝しても、従来のような金
属配線及び電極の熱膨張等による熱応力を原因とする絶
縁膜へのヒロックの発生を阻止することが可能となる。
縁膜の平坦化工程における該絶縁膜の熱処理工程等に最
上層金属配線及び金属電極を曝しても、従来のような金
属配線及び電極の熱膨張等による熱応力を原因とする絶
縁膜へのヒロックの発生を阻止することが可能となる。
これにより、最上層金属配線及びバンプを形成する金属
電極等を所定形状に維持することが可能となる。
電極等を所定形状に維持することが可能となる。
また、本発明の形成方法によれば、基板上に最上層金属
配線及び金属電極を形成した後、例えば多層配線工程で
使用する高融点金属等のヒロック防止用の保護膜を形成
している。
配線及び金属電極を形成した後、例えば多層配線工程で
使用する高融点金属等のヒロック防止用の保護膜を形成
している。
このため、最上層金属配線及び金属電極を熱処理工程に
曝してもヒロックの発生を阻止することができる。これ
により、バンプ形成後のバリアメタル膜の除去工程にお
けるエツチング溶液の浸込みを無くすことができ、最上
層金属配線及び金属電極を所定形状に維持することが可
能となる。
曝してもヒロックの発生を阻止することができる。これ
により、バンプ形成後のバリアメタル膜の除去工程にお
けるエツチング溶液の浸込みを無くすことができ、最上
層金属配線及び金属電極を所定形状に維持することが可
能となる。
次に図を参照しながら本発明の実施例について説明をす
る。
る。
第１〜４図は本発明の実施例に係る半導体装置及びその
製造方法を説明する図であり、第１図（ａ）、 （ｂ
）は、本発明の実施例に係る半導体装置の最上層配線及
び電極の構造図を示している。
製造方法を説明する図であり、第１図（ａ）、 （ｂ
）は、本発明の実施例に係る半導体装置の最上層配線及
び電極の構造図を示している。
同図（ａ）は半導体チップの最上層の電極（突出電極）
を説明する断面図である。図において、２１は、トラン
ジスタ素子や抵抗素子等を形成したＳｔ層２１ａ９層間
絶縁膜２１ｂ及び下層超配線２１ｃ等から成る基板（半
導体チップ）である。
を説明する断面図である。図において、２１は、トラン
ジスタ素子や抵抗素子等を形成したＳｔ層２１ａ９層間
絶縁膜２１ｂ及び下層超配線２１ｃ等から成る基板（半
導体チップ）である。
２２ａはＡ１パッド、２３はＭパッド２２ａの側壁や上
面の一部を保護するヒロック防止用の保護膜である。ま
た、２４はＨパッド２２ａを絶縁保護・する保護絶縁膜
、２６はバリアメタル膜、２８はへＵバンブである。
面の一部を保護するヒロック防止用の保護膜である。ま
た、２４はＨパッド２２ａを絶縁保護・する保護絶縁膜
、２６はバリアメタル膜、２８はへＵバンブである。
同図（ｂ）は、基板２１の最上に形成され、Ｍパッド２
２ａに至る最上層金属配線を説明する断面図である。
２ａに至る最上層金属配線を説明する断面図である。
図において、２１は基板、２２ｂは最上層μ配線、２３
は最上層Ｍ配線２２ｂを保護する配線保護膜、２４は最
上層μ配線２２ｂを絶縁保護するＰＳＧやＢＰＳＧ膜等
の保護絶縁膜（カバー絶縁膜）である。
は最上層Ｍ配線２２ｂを保護する配線保護膜、２４は最
上層μ配線２２ｂを絶縁保護するＰＳＧやＢＰＳＧ膜等
の保護絶縁膜（カバー絶縁膜）である。
なお、第２図は、本発明の実施例の半導体装置の最上層
配線及び電極に係る平面図であり、Ｘｌ−Ｙ、矢視断面
がパッド部分ＡのＡｕバンプ２８に係る電極の断面に相
当し、Ｘ ２ Ｙ ２矢視断面が配線部分Ｂに係る最
上層配線の断面に相当している。
配線及び電極に係る平面図であり、Ｘｌ−Ｙ、矢視断面
がパッド部分ＡのＡｕバンプ２８に係る電極の断面に相
当し、Ｘ ２ Ｙ ２矢視断面が配線部分Ｂに係る最
上層配線の断面に相当している。
これ等により本発明の実施例に係る半導体装置を構成す
る。
る。
このようにして、μパッド２２ａや最上層成配線２２ｂ
にヒロック防止用の保護膜２３を設けている。
にヒロック防止用の保護膜２３を設けている。
このため、産パッド２２ａや最上層〃配線２２ｂを絶縁
する絶縁膜（カバー絶縁膜）２４の平坦化工程における
、例えばＰＳＧ膜の熱処理等にＡβバンド２２ａや最上
層〃配線２２ｂを曝しても、従来のようなμ配線及び電
極の熱膨張等による熱応力を原因とするＰＳＧ膜２４へ
のヒロックの発生を阻止することが可能となる。
する絶縁膜（カバー絶縁膜）２４の平坦化工程における
、例えばＰＳＧ膜の熱処理等にＡβバンド２２ａや最上
層〃配線２２ｂを曝しても、従来のようなμ配線及び電
極の熱膨張等による熱応力を原因とするＰＳＧ膜２４へ
のヒロックの発生を阻止することが可能となる。
これにより、産パッド２２ａや最上層Ａ１配線２２ｂ等
を所定形状に維持することが可能となる。
を所定形状に維持することが可能となる。
第３図は本発明の半導体装置の最上層配線及び電極に係
る形成工程図である。
る形成工程図である。
なお、同図（ａｌ）〜（ｅｌ）は、第２図の平面図にお
けるＸ、−Ｙ、矢視断面に係る形成工程を示し、また同
図（ａ２）〜（ｅ２）は、同様にχ２−Ｙ２矢視断面に
係る形成工程を示している。
けるＸ、−Ｙ、矢視断面に係る形成工程を示し、また同
図（ａ２）〜（ｅ２）は、同様にχ２−Ｙ２矢視断面に
係る形成工程を示している。
図において、まず、トランジスク素子や抵抗素子等を形
成したＳｉ層２１ａ１層間絶縁膜２１ｂ及び下層μ配線
２１ｃから成る基板（半導体チップ）２１の最上層に膜
Ｊ！；１．１（μｍ］程度の屈を成長して、Ｈパ、ド２
２ａや最上層成配線２２ｂ等をパターニングし、バンプ
形成用のバンド部分Ａと配線部分Ｂとを画定する（同図
（ａｌ）（ａ２））。
成したＳｉ層２１ａ１層間絶縁膜２１ｂ及び下層μ配線
２１ｃから成る基板（半導体チップ）２１の最上層に膜
Ｊ！；１．１（μｍ］程度の屈を成長して、Ｈパ、ド２
２ａや最上層成配線２２ｂ等をパターニングし、バンプ
形成用のバンド部分Ａと配線部分Ｂとを画定する（同図
（ａｌ）（ａ２））。
次に、パッド部分Ａや配線部分Ｂの上に膜厚、数１００
〔入］程度のプラズマＣＶ ＤＳｉＯ□膜、ＣＶＤ５ｉ
Ｊ４膜等の硬質膜を成長して配線保護膜２３を形成する
。なお、屈をパターニングする前に、Ｔｉ、 Ｗ及びＨ
ｏ等の高融点金属を該Ｍ上に形成し、産バンド２２ａや
最上層Ｍ配線２２ｂを同時にパターニングしても良い。
〔入］程度のプラズマＣＶ ＤＳｉＯ□膜、ＣＶＤ５ｉ
Ｊ４膜等の硬質膜を成長して配線保護膜２３を形成する
。なお、屈をパターニングする前に、Ｔｉ、 Ｗ及びＨ
ｏ等の高融点金属を該Ｍ上に形成し、産バンド２２ａや
最上層Ｍ配線２２ｂを同時にパターニングしても良い。
その後、保護絶縁膜（カバー絶縁膜）２４として、膜厚
２ （μｍ）程度のＰＳＧ膜やＣＶ ＤＳｉＯｚ膜を基
板２１上の全面に形成する（同図（ｂｌ）（ｂ２））。
２ （μｍ）程度のＰＳＧ膜やＣＶ ＤＳｉＯｚ膜を基
板２１上の全面に形成する（同図（ｂｌ）（ｂ２））。
次いで、パッド部分Ａ上の保護絶縁膜２４とヒ ゛ロッ
ク防止用の保護膜２３とをＲＩＥ法等の異方性エツチン
グにより選択的に除去して、Ｍパッド２２ａを露出する
開口部２５を形成する。その後、開口部２５にバリアメ
タル膜２６を形成する。なおバリアメタル膜２７にはス
パッタ法等によるＴｉ／Ｐｄ膜やＮｉ／Ｃｕ／Ｔｉ膜等
を用いる（同図（ｃｌ）（ｃ２））。
ク防止用の保護膜２３とをＲＩＥ法等の異方性エツチン
グにより選択的に除去して、Ｍパッド２２ａを露出する
開口部２５を形成する。その後、開口部２５にバリアメ
タル膜２６を形成する。なおバリアメタル膜２７にはス
パッタ法等によるＴｉ／Ｐｄ膜やＮｉ／Ｃｕ／Ｔｉ膜等
を用いる（同図（ｃｌ）（ｃ２））。
次に、基板２１にレジスト膜２７をパターニングする。
その後、電気メツキ法等の鍍金方法によるＡｕ膜やＰｄ
／Ｓｍ膜をバリアメタル膜２６上にメツキすることによ
り、Ｐｄ／ＳｎバンプやＡｕバンプ２８を形成する。な
お、メッキ厚は２０〜３０１μｍ〕程度となるようにメ
ツキ電流等を制御する（同図（ｄｌ） （ｄ２））。
／Ｓｍ膜をバリアメタル膜２６上にメツキすることによ
り、Ｐｄ／ＳｎバンプやＡｕバンプ２８を形成する。な
お、メッキ厚は２０〜３０１μｍ〕程度となるようにメ
ツキ電流等を制御する（同図（ｄｌ） （ｄ２））。
さらに、レジスト膜２７を全面除去し、その後不要部分
のバリアメタル膜２６を除去する。なお、バリアメタル
膜２６は所定エツチング溶液を用いて等方性エツチング
される。（同図（ｅｌ）（ｅ２））。
のバリアメタル膜２６を除去する。なお、バリアメタル
膜２６は所定エツチング溶液を用いて等方性エツチング
される。（同図（ｅｌ）（ｅ２））。
これ等の形成工程により、突出電極（バンプ）を有する
半導体装置を製造することができる。
半導体装置を製造することができる。
第４図は、本発明の実施例の半導体装置の最上層成配線
の別のヒロック防止用の保護膜に係る説明図であり、同
図（ａ）は最上層Ｍ配線２２ｂに陽極酸化膜 ３３ａを
構成する図を示している。
の別のヒロック防止用の保護膜に係る説明図であり、同
図（ａ）は最上層Ｍ配線２２ｂに陽極酸化膜 ３３ａを
構成する図を示している。
図において、３３ａは陽極酸化膜であり、例えば最上層
Ｍ配線２２ｂを陽極酸化してアルミナ（Ｍ２Ｏ３）化し
たものである。なお、これを最上層だ配線２２ｂ等の表
面のみに形成して、配線保護膜としている。
Ｍ配線２２ｂを陽極酸化してアルミナ（Ｍ２Ｏ３）化し
たものである。なお、これを最上層だ配線２２ｂ等の表
面のみに形成して、配線保護膜としている。
同図（’ｂ）は最上層成配線２２ｂを被覆する例を示す
図であり、陽極酸化膜３３ｂや他のＴｉ膜などの高融点
金属膜、プラズマＣＶ ＤＳｉＯ□膜及びＣＶＤ５ｉＯ
□膜等を最上層Ｍ配線２２ｂ等の包み込む様に形成して
、被覆しヒロック防止用の保護膜２３としている。
図であり、陽極酸化膜３３ｂや他のＴｉ膜などの高融点
金属膜、プラズマＣＶ ＤＳｉＯ□膜及びＣＶＤ５ｉＯ
□膜等を最上層Ｍ配線２２ｂ等の包み込む様に形成して
、被覆しヒロック防止用の保護膜２３としている。
このようにして、基板２１上にμパッド２２ａや最上層
Ｈ配線２２ｂを形成した後に、例えば、Ｔｉ、 Ｗ及び
門。などの高融点金属膜、陽極酸化膜及びプラズマＣＶ
Ｄ ５ｉＯｚ膜等のヒロック防止用の保護膜２３を形
成している。
Ｈ配線２２ｂを形成した後に、例えば、Ｔｉ、 Ｗ及び
門。などの高融点金属膜、陽極酸化膜及びプラズマＣＶ
Ｄ ５ｉＯｚ膜等のヒロック防止用の保護膜２３を形
成している。
このため、μパッド２２ａや最上層成配線２２ｂを熱処
理工程に曝してもヒロックの発生を阻止することができ
る。
理工程に曝してもヒロックの発生を阻止することができ
る。
これにより、バリアメタル膜２６の除去工程におけるエ
ツチング溶液の浸込みを無くすことができ、屈パッド２
２ａや最上Ｎμ配線２２ｂを所定形状に維持することが
可能となる。
ツチング溶液の浸込みを無くすことができ、屈パッド２
２ａや最上Ｎμ配線２２ｂを所定形状に維持することが
可能となる。
［発明の効果〕
以上説明したように本発明によれば、パリアメクル膜等
の除去時にエツチング溶液の浸込みを防止して、バット
部の金属配線又は電極を所定形状に維持することができ
る。
の除去時にエツチング溶液の浸込みを防止して、バット
部の金属配線又は電極を所定形状に維持することができ
る。
このため、高信頼度の半導体装置を製造すること、及び
生産歩留りの向上を図ることが可能となる。
生産歩留りの向上を図ることが可能となる。
第１図は、本発明の実施例に係る半導体装置の構造図、
第２図は、本発明の実施例の半導体装置の最上層配線及
び電極、に係る平面図、 第３図は、本発明の実施例の半導体装置の最上層配線及
び電極に係る形成工程図、 第４図は、本発明の実施例の半導体装置の最上層Ｍ配線
の別のヒロック防止用の保護膜に係る説明図、 第５図は、従来例の半導体装置及びその製造方法に係る
説明図である。 （符号の説明） ■、２１・・・Ｓｉ基板、 １ ａ、 ２１ ａ−３ｉ層、 １ｂ、２１ｂ・・・層間絶縁膜、 ｌｃ、２１ｃ・・・下層屈配線、 ２ａ、２２ａ・・・Ｍバンド（金属電極）、２．２２ｂ
・・・最上層Ｍ配線（最上層金属配線）、３．２４・Ｂ
ＰＳＧ膜又はＣＶ Ｄ ５ｉ（ｈ膜（保護絶縁膜）、 ５・・・ヒロック、 ７・・・髭、 ４．２６・・・バリアメタル膜、 ７・・・浸食部分、 ２３・・・ヒロック防止用の保護膜、 ２５・・・開口部、 ２７・・・レジスト膜、 ６．２８・・・篩バンプ（金属バンプ）、３３ａ、３３
ｂ・・・陽極酸化膜、 Ａ・・・パッド部分、 Ｂ・・・配線部分。
び電極、に係る平面図、 第３図は、本発明の実施例の半導体装置の最上層配線及
び電極に係る形成工程図、 第４図は、本発明の実施例の半導体装置の最上層Ｍ配線
の別のヒロック防止用の保護膜に係る説明図、 第５図は、従来例の半導体装置及びその製造方法に係る
説明図である。 （符号の説明） ■、２１・・・Ｓｉ基板、 １ ａ、 ２１ ａ−３ｉ層、 １ｂ、２１ｂ・・・層間絶縁膜、 ｌｃ、２１ｃ・・・下層屈配線、 ２ａ、２２ａ・・・Ｍバンド（金属電極）、２．２２ｂ
・・・最上層Ｍ配線（最上層金属配線）、３．２４・Ｂ
ＰＳＧ膜又はＣＶ Ｄ ５ｉ（ｈ膜（保護絶縁膜）、 ５・・・ヒロック、 ７・・・髭、 ４．２６・・・バリアメタル膜、 ７・・・浸食部分、 ２３・・・ヒロック防止用の保護膜、 ２５・・・開口部、 ２７・・・レジスト膜、 ６．２８・・・篩バンプ（金属バンプ）、３３ａ、３３
ｂ・・・陽極酸化膜、 Ａ・・・パッド部分、 Ｂ・・・配線部分。
Claims (1)
- 【特許請求の範囲】 １、バリアメタル膜（２６）を介して金属バンプ（２８
）が形成される金属電極（２２ａ）及び該電極に至る最
上層金属配線（２２ｂ）と、少なくとも最上層金属配線
（２２ｂ）をカバーするヒロック防止用の保護膜（２３
）とを具備していることを特徴とする半導体装置。 ２、基板（２１）上に金属電極（２２ａ）及び最上層金
属配線（２２ｂ）を形成する工程と、前記金属電極（２
２ａ）及び最上層金属配線（２２ｂ）を被覆するヒロッ
ク防止用の保護膜（２３）を形成し、その後、前記基板
（２１）の全面に保護絶縁膜（２４）を形成する工程と
、前記金属電極（２２ａ）上の保護絶縁膜（２４）とヒ
ロック防止用の保護膜（２３）とを選択的に除去して、
該金属電極（２２ａ）を露出する開口部（２５）を形成
し、その後該開口部（２５）にバリアメタル膜（２６）
を形成する工程と、前記金属電極（２２ａ）のバリアメ
タル膜（２６）上に選択的に金属バンプ（２８）を形成
する工程と、 前記バリアメタル膜（２６）を選択的に除去する工程と
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12875088A JPH01297843A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12875088A JPH01297843A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297843A true JPH01297843A (ja) | 1989-11-30 |
Family
ID=14992540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12875088A Pending JPH01297843A (ja) | 1988-05-26 | 1988-05-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297843A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7073795B2 (en) | 2002-04-04 | 2006-07-11 | Japan Metal Gasket Co., Ltd. | Metallic gasket |
-
1988
- 1988-05-26 JP JP12875088A patent/JPH01297843A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7073795B2 (en) | 2002-04-04 | 2006-07-11 | Japan Metal Gasket Co., Ltd. | Metallic gasket |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4263606A (en) | Low stress semiconductor device lead connection | |
| JP4327657B2 (ja) | 半導体装置 | |
| KR100674211B1 (ko) | 반도체 장치 | |
| US20020005568A1 (en) | Semiconductor device and method for manufacturing | |
| US20080258298A1 (en) | Semiconductor devices and methods of fabricating the same | |
| KR20010060374A (ko) | 기계적으로 로버스트 패드 인터페이스 및 방법 | |
| JP2006501633A (ja) | 半導体電力デバイスおよび形成方法 | |
| JPH0373136B2 (ja) | ||
| EP0313082B1 (en) | Semiconductor device with bump electrode and method of manufacturing the same | |
| US8309373B2 (en) | Method of manufacturing semiconductor device | |
| US7521801B2 (en) | Semiconductor device | |
| JPH01297843A (ja) | 半導体装置及びその製造方法 | |
| US6416934B1 (en) | Manufacturing method of a surface acoustic wave device | |
| JP2007208181A (ja) | 金属配線の形成方法 | |
| JP2008311586A (ja) | アルミナ保護膜の配線用開口部形成方法および当該方法による半導体装置 | |
| JPH08330310A (ja) | 半導体装置 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JP2005123294A (ja) | 半導体装置およびその半導体装置における金バンプの形成方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0244145B2 (ja) | ||
| JP2008066450A (ja) | 半導体装置 | |
| JPH01297842A (ja) | 半導体装置及びその製造方法 | |
| JPH0732157B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5868949A (ja) | 半導体装置の製造方法 |