JPH0682284B2 - シ−ケンスコントロ−ラ - Google Patents

シ−ケンスコントロ−ラ

Info

Publication number
JPH0682284B2
JPH0682284B2 JP24024183A JP24024183A JPH0682284B2 JP H0682284 B2 JPH0682284 B2 JP H0682284B2 JP 24024183 A JP24024183 A JP 24024183A JP 24024183 A JP24024183 A JP 24024183A JP H0682284 B2 JPH0682284 B2 JP H0682284B2
Authority
JP
Japan
Prior art keywords
output
sequence
input
address
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24024183A
Other languages
English (en)
Other versions
JPS60132206A (ja
Inventor
真次 甲斐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24024183A priority Critical patent/JPH0682284B2/ja
Publication of JPS60132206A publication Critical patent/JPS60132206A/ja
Publication of JPH0682284B2 publication Critical patent/JPH0682284B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428Safety, monitoring
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/23Pc programming
    • G05B2219/23283Debugging, breakpoint

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は生産設備等の自動機の制御に用いられるシーケ
ンスコントローラに関するものである。
従来の技術 従来のソフトウエアに依存するシーケンスコントローラ
には、大別して回路図方式と動作図方式とがあり、回路
図方式には、リレーシンボル式とロジックシンボル式等
があり、一方、動作図方式には、フローチャート式等が
ある。
しかし、いずれの方式においてもシーケンス・プログラ
ム作成に際し、回路図、動作図等の表記図を作成するた
めの各種シンボルや信号系統の扱いに関する表記法と、
表記図から各専用命令語に置換するためのコーディング
法等の高度な専門的知識の習得を必要とする。
シーケンス制御を行うために、被制御部の各対象には通
常あらかじめアドレスを割り当てておき、コントローラ
へ入力信号を発する。センサー等の被制御対象のアドレ
スを「入力アドレス」、コントローラから出力信号を発
せられる、アクチュエータ等の被制御対象のアドレスを
「出力アドレス」と呼ぶ。
この入出力アドレスを用いて被制御部を制御するに際し
て、出力アドレスに出力信号を発するために入出力アド
レスが必要条件を満たしているか否かをチェックする
「条件処理」と、出力信号を発する「出力処理」とを行
うために、作業者は条件の組合せと出力の組合せを充分
検討して制御する位置1点1点を選び出し設定してプロ
グラム作成しなければならない。
このため、複雑な制御の場合等、前後多数の系統の条件
と出力の流れを考慮して設定した内容と他との相互干渉
が生じないよう工夫しなければならない。
また、従来のシーケンスコントローラは、プリセット主
体のプログラム作成方式であるため、初期プログラムに
欠陥があるか否かは、表記図やコーディングレベルでの
検討をする机上デバックあるいは被制御対象とコントロ
ーラの結合後の実働デバック等でチェックすることにな
る。
しかし、机上デバックでは複雑なタイミングや複雑な条
件出力がからみあった中から欠陥を抽出するには自ずと
限界がある。特に、実働デバックでは、複数の欠陥が複
雑に関連している場合等、欠陥の解析に手間取る上、一
箇所に対しての欠陥解消が他の箇所に複雑に影響を与
え、その結果、新たな欠陥を生み出す恐れがある。
以上のように従来のシーケンスコントローラでは、作業
者に高度な専門的知識と高度な判断力を伴なう複雑な設
定作業及び欠陥解消のために、多大な労力と時間が要求
される等の問題点があった。
発明の目的 本発明は上記従来の問題点を解消するもので、シーケン
スコントローラの操作部を介してシーケンス・プログラ
ムを作成する際に、高度な専門的予備知識を必要とせ
ず、高度な判断力を伴なう繁雑な設定作業をなくして、
プログラムの欠陥の発生を減少し、更にデバックも容易
に行うことができるシーケンスコントローラを提供する
ことを目的とする。
発明の構成 本発明の目的を達成するために、本発明のシーケンスコ
ントローラは、被制御部の各入出力対象に入力アドレス
あるいは出力アドレスを割り当てて、その入出力アドレ
スに対して信号を入出力することにより、前記被制御部
を制御するシーケンスコントローラであって、 前記被制御部に対して信号の入出力を行う入出力部と、
制御に関する情報を記憶するためのものであって、かつ
各シーケンスステップの起動条件の対象となる入出力ア
ドレスがあらかじめ記憶されている記憶部とを備え、 さらに、 前記記憶部より、シーケンスステップを行なうための起
動条件の対象となる入出力アドレスを呼び出す第1の工
程と、 前記入出力部を介して前記入出力アドレスの現在状態を
検出しながら、実際に前記被制御部に対して出力する実
動作を行なうことにより、前記入出力アドレスの状態を
該シーケンスステップを行ないうる状態に設定する第2
の工程と、 前記第2の工程で設定された結果を、該シーケンスステ
ップの起動条件たる条件情報として前記記憶部に記憶さ
せる第3の工程と、 該シーケンスステップを行なうための出力アドレスおよ
び出力信号を、動作情報として前記記憶部に記憶させる
第4の工程と、 前記第4の工程にて記憶された動作情報の内容に基づい
て、前記被制御部に対して実動作を行なわせる第5の工
程と、 前記条件情報および前記動作情報を併せステップ情報と
して、前記記憶部に記憶させる第6の工程とを、 各シーケンスステップごとに行ない、シーケンスプログ
ラムを作成するためのティーチング手段を備えたことを
特徴とするものである。
そして、この構成により、シーケンスプログラムの作成
に際し、各シーケンスステップを行なうための起動条件
の対象となる入出力アドレスを、あらかじめ操作部より
条件アドレス群としてプリセット記憶しておき、前記条
件アドレス群の現在状態(ON,OFF)を検出しながら所望
の出力アドレスに出力信号を発する実動作を行うことに
より、入出力アドレスの現在状態を該シーケンスステッ
プを行ないうる状態に設定し、これを各条件アドレスと
対にして該シーケンスステップの起動条件として記憶す
ることによりティーチングを行うため、高度な判断力を
伴う繁雑な設定作業を必要とせず、プログラム作成が容
易にできる。
また、出力すべき出力アドレスおよび出力信号を複数個
ひとまとめにしてあらかじめ操作部より動作情報群とし
てプリセット記憶しておくことにより、総合的な出力の
組み合わせをひとつの動作として扱うことができ、実動
作が行いやすくなり、かつ実動作によりティーチングさ
れたプログラムを再現実行するプレイバック手段によ
り、入出力部を介して被制御部に対して実動作を行うこ
とにより、1ステップ毎の実働デバッグが可能となる。
実施例 以下、本発明の一実施例におけるシーケンスコントロー
ラについて図面を参照しながら説明する。
第1図(a)は本発明の一実施例におけるシーケンスコ
ントローラの構成図である。
図において、5は生産設備等の自動機におけるシーケン
ス制御の対象である各種入出力材料・機器からなる被制
御部である。5aは記憶部1,中央処理部2,入出力部3,操作
部4からなり、被制御部5に対するシーケンス制御を実
行する制御部であるシーケンスコントローラである。記
憶部1はオペレーション・システムプログラムとシーケ
ンス制御に関する情報及びデータ等を記憶するROM,RAM
で構成されている。中央処理部2は記憶部1の記憶内容
に基づく入出力制御及び演算機能等を有する。入出力部
3は各種検出結果の入力,各種データの入力等の入力信
号及び、各種モニタ出力,ソレノイド,モータ等を駆動
する出力信号を処理する電気回路からなる。操作部4は
各種データ設定及びコントローラの起動,モード変換,
停止等の操作を行う操作スイッチ及びモニタ機能として
のキャラクタ画面表示器等から構成されている。
次に、シーケンスコントローラ5aで扱う情報についてそ
の内容を説明する。
条件アドレス群……各シーケンスステップの起動条件の
対象となる被制御対象の入出力アドレスを「条件アドレ
ス」と呼び、それらの集合を「条件アドレス群」とい
う。
条件単位……………シーケンスステップに対応する条件
アドレス群を1つのまとまりとしてとらえ、「条件単
位」と呼ぶ。
動作単位……………単一または複数の出力アドレスへの
出力信号を1つのまとまりとしてとらえた単位をいう。
条件情報群…………条件アドレス群と、各条件アドレス
がオンかオフであるかの情報(状態フラグF)を併せた
ものをいう。
動作情報群…………各シーケンスステップを行なうため
の1つ以上の動作単位と、動作単位の出力がオンかオフ
であるかの情報を併せたものをいう。
ステップ情報群……各シーケンスステップにおける情報
の集合であり、各シーケンスステップ毎に条件情報群と
動作情報群をまとめたものをいう。
第2図は記憶部1のメモリ構成を示したものである。
プログラムアドレスmからn−1までは、操作部4を介
して入力される前述の条件情報群、動作情報群及びタイ
マ,カウンタの定数等の設定情報群が記憶される。プロ
グラムアドレスnからp−1まではこれらの記憶内容が
ステップ情報の一部として記憶される。プログラムアド
レスpからqまでは本発明のシーケンスコントローラ仕
様に基づくオペレーション・システムプログラムが記憶
されている。また、記憶媒体としてはプログラムアドレ
スmからp−1までは、シーケンスプログラム作成時不
揮発性記憶素子(コアメモリ,不揮発性RAM等)で構成
し、プログラムの書き込み変更を即座に行うことができ
る。
プログラムアドレスpからqまではROMで構成している
が、要は記憶媒体としてプログラムの書き込み変更を即
座に行うことができ、かつ停電保障がなされているもの
であれば良い。
上記の構成において、その動作を簡単に説明する。
シーケンスコントローラ5aの中央処理部2は、操作部4
を介して後述する方法で入力される条件情報群及び動作
情報群等を記憶部1に記憶させ、この記憶内容を各シー
ケンスステップに必要とされるステップ情報の一部とし
てステップ情報群に記憶し、被制御部5に対して、入出
力部3を介して上記記憶内容と操作部4からの指令に基
づいて入出力の制御を行う。
第1図(b)は前記操作部4の外観図である。
図において、4aは文字・記号等からなるシーケンス情報
等を表示するキャラクタ画面表示器(以下、「画面」と
称す)、4bは各種情報の設定、ティーチング,プレイバ
ック等の各種切換等を行う操作スイッチで構成されてい
る。4cは「PSW」と称し、16個のスイッチからなり、各
スイッチは、複数の出力アドレスへの出力信号をあらか
じめ組み合わせて登録しておき、複数の出力アドレスへ
の出力を一度に行うことができるものである。例えば、
一般的な搬送装置において搬送コンベアを起動・停止す
る場合、任意の動作単位スイッチがオンの時、搬送モー
タ及びクラッチをオン、ブレーキをオフとなる出力信号
を1つのスイッチに設定しておくことにより、後述する
ティーチングの時に該当動作単位スイッチをオンするだ
けで搬送モータ,クラッチ、ブレーキに対して設定通り
の出力を行うことができるのである。また、誤動作を防
ぐために、オフすれば前記設定に対し反対の出力を行う
よう設定している。PSWの機能設定は、操作スイッチ4b
にて行う。
以下に各スイッチの基本機能について説明する。
「T/C」はタイマ/カウンタ命令用スイッチで、テンキ
ーにより定数及び入力信号アドレスを指定し、指定した
時間が経過または該当する入力信号アドレスからの入力
信号をカウントしカウントアップすると、待機状態のシ
ーケンス・ステップを次に進める等の制御設定を行うた
めのものである。
「M」は並行処理命令用スイッチで、複数のシーケンス
制御を同時に実行させる場合に用いる。
「S」はスキャン命令用スイッチで、この命令が設定さ
れたシーケンスステップにおいては、シーケンス実行時
に該当起動条件が満足されていなくても次のシーケンス
ステップへ進める、いわゆるスキャンニング機能設定を
行うものである。
「J」はジャンプ命令用スイッチで、この命令が設定さ
れたシーケンスステップにおいては、シーケンス実行時
に該当起動条件が満足しておれば、指定されたシーケン
スステップに進める等の制御設定を行うためのものであ
る。
「SEK」はセレクト命令用スイッチで、条件情報及び動
作情報等のプロセット・モード,ティーチング・モー
ド,プレイバック・モード等の切換時に用いる。
「0」〜「9」「C」「W」「ON」「OFF」は前記各種
命令設定時に用いるスイッチで、「0」〜「9」は、い
わゆるテンキーで各種定数等の設定用、「C」は各種設
定のクリア用、「W」は各種設定の記憶及び各種処理の
起動用、「ON」,「OFF」は条件情報及び動作情報のプ
リセット時に該当入出力信号のアドレスをオンかオフ条
件かを設定する。
なお、「T/C」「M」「S」「J」は本実施例における
オプション機能であり、「PSW」については本実施例で
は16個のスイッチであるが、制御規模に応じ何個設けて
も良い。
第6図は第2図で説明したオペレーション・システムプ
ログラムの概要を示すもので、9は電源投入時等でプロ
グラムの起動番地を専用のインストラクション・カウン
タに記憶したり、メモリのクリア及び出力ビットの初期
クリアを行うイニシャル処理プログラムである。9a,9b,
9cは各処理の判別プログラムである。10は第3図の条件
アドレスの記憶や第4図における該当出力アドレス及び
状態フラグF等を記憶するためのプリセット処理プログ
ラム、11は第5図に説明している起動条件である条件情
報群,動作情報群,各種情報群等を該当ステップ情報と
して記憶するとともに該当動作を実際に行わせる処理プ
ログラム、12は処理プログラム11でティーチングされた
内容を再現するための処理プログラムである。
以下に10,11,12の各処理プログラムの詳細を説明する。
なお、以下説明中の「リターン」とは、第6図の判別プ
ログラム9aの先頭番地へ復帰することを意味する。第7
図はプリセット処理プログラムで、ルーチンS1(以下
「ルーチン」を省略する)にて説明しない方法で条件単
位の設定か動作単位の設定かを問い、条件単位の設定な
らばS2,S3で第3図の条件単位No.を要求し、No.設定さ
れればS4〜S8にて該当No.のあらかじめ定められたメモ
リ番地をレジスタR0に記憶し、セット・フラグSF=1と
する。また、動作単位の設定ならばS9,S10で第4図の動
作単位No.を要求し、S11〜S15にて該当No.のあらかじめ
定められたメモリ番地をレジスタR0に記憶し、セット・
フラグSF=0とする。
次のS17〜19にてアドレス入力内容がレジスタR1に記憶
され、S20でSF=1、すなわち条件単位の設定ならば、S
21〜S23の処理をしない。一方、SF=0、すなわち動作
単位の設定ならば、S21〜S23にて該当出力アドレスがオ
ンかオフかをあらわす状態フラグFをセットしレジスタ
R1に付加する。次のS24〜S26では上記内容をライトする
(書き込む)ことにより、レジスタR1に格納された内容
がレジスタR0で示されるメモリ番地に記憶され、メモリ
番地が+1される。次にS27で、説明しない方法により
ライトした内容を表示し、S28,S29で設定した量が多い
ためメモリ容量が足りない場合などの設定オーバが生じ
れば、セット中止S16あるいはセット終了S34の処理に進
む。一方、設定終了でなければ再度S17から繰り返し設
定していき、終了ならば次の処理へ進む。また、S30〜S
33により設定クリア処理を行い、S16,S34によりセット
中止,セット終了であればリターンする。
以上の処理により、第3図及び第4図の各種記憶が対話
形式にて敏速確実に行うことができる。
第8図と第9図は、ティーチング処理プログラム(以下
の「第1の工程」〜「第6の工程」を主に含む)と画面
表示に関する説明図である。
第1の工程 ルーチンT1(以降「ルーチン」を省略する)〜T5におい
て、プログラムNo.,ステップNo.の指定を画面13の画面
中の?マークにて要求し、設定されれば、あらかじめ記
憶されていたステップの起動条件の対象となる入出力ア
ドレス群が表示される。
第2の工程 ここで、動作単位SWを有効とする。すなわち、所望の動
作単位SWオン時、前記プリセット処理で動作設定された
出力内容をそのまま実行し、オフの場合は各出力内容を
反転出力して実行するのである。
そして、該当プログラムNo.および該当ステップNo.に適
合する条件アドレス群の現在状態(ON,OFF)が入出力部
3を介して検出され、T7,T8にて、該当プログラムNo.に
適合する前記プリセット処理で条件設定された条件アド
レス群と各現在状態が画面表示される。
画面14はそのときの表示例である。PROGRAM No.15,ステ
ップNo.1に適合する条件アドレス群を画面中INPUT CHEC
Kの下段に呼びだす(本例では1。〜120。)。現在状態
がオンであればマーク「。」を付し、オフであれば無印
としている。
次に、T15,T16において、条件アドレス群の現在状態に
対して、追加,削除等の変更がある場合は、動作単位SW
を操作して所望する新たな状態を作り出すか、説明しな
い変更手段にて変更を行う。
第3の工程 そして、入力アドレスの現在状態が入力条件として画面
に表示された状態で良ければ、「ライト」用SWONによ
り、それらが該ステップの起動条件たる条件情報として
記憶される。
第4の工程 次に、T11においては、被制御部5の状態を保持するた
め、動作単位SWを無効とし、かつ出力信号の設定を実動
作を行わない状態でできるように構成している。T12に
て所望する出力を動作単位SWにて設定すれば、画面15の
OUTPUTの下段にSWNo.が表示される。動作単位の設定状
態がオンであればマーク「。」を付し、オフであれば無
印としている(本例では1。〜47。)。
T13,T14,T17,T18において、設定が終われば「ライト」
用SWONにて該当動作情報が記憶され、もし追加,削除等
の変更があれば動作単位SWの設定変更をするか、説明し
ない変更手段にて変更を行った後ライトすれば良い。
第5の工程 その後、T19において、ライトを行った時点での動作単
位SW設定に基づいて、T6にて説明した実動作が行われ、
かつ次のシーケンスステップに進む。
第6の工程 そして、次のシーケンスステップに進むとともに、T20
において、条件情報および動作情報が併せられ、ステッ
プ情報として記憶される。条件画面16条件アドレスの新
たな現在状態が表示されている。すなわち、実動作T19
によって各条件が変化した様子がINPUT CHECKに自動表
示されるのである。
T21,T22において、プログラム・ステップが終了した場
合、他のプログラム処理(説明せず)をし、ティーチン
グ終了であればリターンし、終了でなければT6に分岐
し、新たなティーチングを行うことになる。
なお、以上の処理画面の表示は、ほんの一実施例であ
り、タイマ,カウンタ等の各種情報に関しては説明を省
略した。
第10図(a),(b)と第11図は、プレイバック処理の
プログラムと画面の表示を示したものである。
図において、ルーチンP1(以降「ルーチン」を省略す
る)〜P3にてプレイバックを連続で行うか1ステップ毎
で行うかを判別する。連続時はCF=1とし、プログラム
No.1〜プログラムNo.nが連続的に並行処理される。1ス
テップ毎で行う場合は、プログラムがスタートする毎に
1ステップずつ進行処理される。なお、本実施例におい
ては、1ステップ進行処理についての詳細は、繁雑さを
まねくため省略している。
次に、P4においては、第5図に示すステップNo.をポイ
ンタにて指示する。イニシャルスタート時はステップN
o.1を示している。P5において、第10図(b)のステッ
プ処理ルーチンへ行き、P10,P11にて該当シーケンスス
テップNo.の情報を読み出し、その情報を画面17のよう
に表示する。その表示内容がメモリ内容と一致している
かどうかを判別する。一致していれば、P12,P13,P14に
てティーチング内容通りの実動作を行い、ステップNo.
ポインタを+1した後、第10図(a)での次のプログラ
ム処理を行うために復帰する。また、一致していなけれ
ば、すぐさま復帰し、次のプログラム処理を行う。そし
て、上記と同様の処理をプログラムNo.2からプログラム
No.n(P6からP7の処理)まで実行する。もし、P8,P9で
ストップ命令があれば、説明しない処理方法でストップ
した後リターンする。また、シーケンス異常や電源ダウ
ン等の例外的な要因が検出された場合等も同様にリター
ンする。リターンする要因がなければ、再びP4の処理か
らプレイバックを実行していく。STEP1が実行された場
合、画面18が表示される。以上の処理により、第8図で
説明したティーチングで記憶されたプログラムNo.1〜プ
ログラムNo.nのステップ情報(プログラム毎に第5図の
シーケンスステップ1〜nを有する)を並行的にプレイ
バック処理することができ、簡単、かつ確実に即時デバ
ックを行うことができる。
発明の効果 上記のように本発明のシーケンスコントローラは、シー
ケンスプログラムの作成に際し、各シーケンスステップ
を行なうための起動条件の対象となる入出力アドレス
を、あらかじめ操作部より条件アドレス群としてプリセ
ット記憶しておき、前記条件アドレス群の現在状態(O
N,OFF)を検出しながら所望の出力アドレスに出力信号
を発する実動作を行うことにより、入出力アドレスの現
在状態を該シーケンスステップを行ないうる状態に設定
し、これを各条件アドレスと対にして該当ステップの起
動条件として記憶することによりティーチングを行うた
め、高度な判断力を伴なう繁雑な設定作業を必要とせ
ず、プログラム作成が容易にできるものである。
また、出力すべき出力アドレスおよび出力信号を複数個
ひとまとめにしてあらかじめ操作部より動作情報群とし
てプリセット記憶しておくことにより、総合的な出力の
組み合わせをひとつの動作として扱うことができるた
め、実動作が行いやすくなり、かつ実動作によりティー
チングされたプログラムを再現実行するプレイバック手
段により、入出力部を介して被制御部に対して実動作を
行うことにより、1ステップ毎の実働デバックが可能で
ある。
【図面の簡単な説明】
第1図(a)は本発明の実施例に基づく制御上の基本構
成を示す図、第1図(b)は本発明の実施例に基づく操
作部を示す図、第2図は記憶部のメモリ構成を示す図、
第3図は条件情報群のフォーマットの説明図、第4図は
動作情報群のフォーマットの説明図、第5図はステップ
情報群のフォーマットの説明図、第6図はオペレーショ
ン・プログラムの概要を示す図、第7図はプリセット処
理プログラムを示す図、第8図はティーチング処理プロ
グラムを示す図、第9図は画面表示に関する説明図、第
10図(a),(b)はプレイバック処理プログラムを示
す図、第11図は画面表示に関する図である。 3……入出力部、4……操作部、5……被制御部、5a…
…制御部、6……条件情報群、7……動作情報群、10…
…プリセット処理、11……ティーチング処理、12……プ
レイバック処理。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】被制御部の各入出力対象に入力アドレスあ
    るいは出力アドレスを割り当てて、その入出力アドレス
    に対して信号を入出力することにより、前記被制御部を
    制御するシーケンスコントローラであって、 前記被制御部に対して信号の入出力を行う入出力部と、
    制御に関する情報を記憶するためのものであって、かつ
    各シーケンスステップの起動条件の対象となる入出力ア
    ドレスがあらかじめ記憶されている記憶部とを備え、 さらに、 前記記憶部より、シーケンスステップを行なうための起
    動条件の対象となる入出力アドレスを呼び出す第1の工
    程と、 前記入出力部を介して前記入出力アドレスの現在状態を
    検出しながら、実際に前記被制御部に対して出力する実
    動作を行なうことにより、前記入出力アドレスの状態を
    該シーケンスステップを行ないうる状態に設定する第2
    の工程と、 前記第2の工程で設定された結果を、該シーケンスステ
    ップの起動条件たる条件情報として前記記憶部に記憶さ
    せる第3の工程と、 該シーケンスステップを行なうための出力アドレスおよ
    び出力信号を、動作情報として前記記憶部に記憶させる
    第4の工程と、 前記第4の工程にて記憶された動作情報の内容に基づい
    て、前記被制御部に対して実動作を行なわせる第5の工
    程と、 前記条件情報および前記動作情報を併せステップ情報と
    して、前記記憶部に記憶させる第6の工程とを、 各シーケンスステップごとに行ない、シーケンスプログ
    ラムを作成するためのティーチング手段を備えたことを
    特徴とするシーケンスコントローラ。
  2. 【請求項2】ティーチング手段により作成されたシーケ
    ンスプログラムに基づき被制御部に出力し、再現実行を
    行なうためのプレイバック手段と、作業者が前記記憶作
    業、前記実動作および前記再現実行を行なうための操作
    部とを備えたことを特徴とする特許請求の範囲第1項記
    載のシーケンスコントローラ。
  3. 【請求項3】被制御部に対して実動作を行なわせるため
    のものであって、複数の出力アドレスおよび出力信号を
    ひとまとめに登録したスイッチを、操作部に複数個有し
    たことを特徴とする特許請求の範囲第2項記載のシーケ
    ンスコントローラ。
JP24024183A 1983-12-20 1983-12-20 シ−ケンスコントロ−ラ Expired - Lifetime JPH0682284B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24024183A JPH0682284B2 (ja) 1983-12-20 1983-12-20 シ−ケンスコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24024183A JPH0682284B2 (ja) 1983-12-20 1983-12-20 シ−ケンスコントロ−ラ

Publications (2)

Publication Number Publication Date
JPS60132206A JPS60132206A (ja) 1985-07-15
JPH0682284B2 true JPH0682284B2 (ja) 1994-10-19

Family

ID=17056552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24024183A Expired - Lifetime JPH0682284B2 (ja) 1983-12-20 1983-12-20 シ−ケンスコントロ−ラ

Country Status (1)

Country Link
JP (1) JPH0682284B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63163507A (ja) * 1986-12-25 1988-07-07 Honda Motor Co Ltd シ−ケンスプログラムの作成方法
JPH03288912A (ja) * 1990-04-06 1991-12-19 Shimizu Kiden Kk サーボ系制御装置

Also Published As

Publication number Publication date
JPS60132206A (ja) 1985-07-15

Similar Documents

Publication Publication Date Title
KR900001033B1 (ko) 시켄스 제어방법 및 그 제어장치
US4115853A (en) Jump structure for a digital control system
JPH0130161B2 (ja)
JPS60262204A (ja) プログラマブル・コントロ−ラ
JPH08123515A (ja) シーケンス・プログラムの表示方式
JPH0682284B2 (ja) シ−ケンスコントロ−ラ
JPH06242819A (ja) Pcの信号状態制御方式
JPH0410081B2 (ja)
JP2649801B2 (ja) 数値制御装置における表示切換方法
JPH0679245B2 (ja) プログラマブルコントロ−ラのシ−ケンスプログラム実行方式
JP3327641B2 (ja) 数値制御装置
JPH0228757A (ja) 文書作成装置
JPS6338732B2 (ja)
JP3413860B2 (ja) デバッグ方式
JPH05158524A (ja) 実行指令表示方式
JPH0651888A (ja) 操作再実行装置
JPH08328793A (ja) 機械制御装置
JPH036527B2 (ja)
JPS5828272Y2 (ja) 計算機のデバツク装置
JPH01187603A (ja) 工作機械等の制御装置
JPH07160534A (ja) プログラム制御装置
JPH07271418A (ja) Ncプログラムの編集方式
JPS58221405A (ja) プログラマブル・コントロ−ラ
JPH08278806A (ja) Cncのマクロ変数デバッグ方式
JPH032902A (ja) プログラマブルコントローラ