JPH01302461A - バス切換スイッチ装置を備えた複合計算機システム - Google Patents

バス切換スイッチ装置を備えた複合計算機システム

Info

Publication number
JPH01302461A
JPH01302461A JP63131434A JP13143488A JPH01302461A JP H01302461 A JPH01302461 A JP H01302461A JP 63131434 A JP63131434 A JP 63131434A JP 13143488 A JP13143488 A JP 13143488A JP H01302461 A JPH01302461 A JP H01302461A
Authority
JP
Japan
Prior art keywords
bsw
switching state
switching condition
switching
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63131434A
Other languages
English (en)
Inventor
Susumu Saito
進 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63131434A priority Critical patent/JPH01302461A/ja
Publication of JPH01302461A publication Critical patent/JPH01302461A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、複数系統の計算機を備えた複合計算機システ
ムにおいて、周辺機器を各系統の信号バスに切り換える
バス切換スイッチ(以下、BSWと略す)装置を備えた
複合計算機システムに関する。
(従来の技術) 複数系統の計算機を備えた複合計算機システムにおいて
、例えば、タイプライタやCRTデイスプレィ装置など
、同一周辺機器を各系統で共用する場合、その周辺機器
を必要に応じて各系統の信号バスに切り換えるためにB
SW装置が配設される。一般に、このBSW装置は、計
算機がらの指令により、上記接続切り換えの制御が行な
おれている。
また、このようなシステムでは、上記周辺機器が所定の
時点で所定の系統に正しく切り換わっているかどうかを
監視するようにしている。
各系統の計算機内には、この監視機能が備えられ、一定
周期ごとに、予め記憶している正しい切換状態と、実際
の切換状態とを照合することにより、切換状態の良否を
判定している。
ところで、一般に、計算機システムは、ファームウェア
におけるマイクロプログラムの暴走、あるいはハードウ
ェアに対するノイズなどで、誤動作する場合があり、こ
の場合、−旦処理を停止して、初期状態から再起動する
ことにより、修復している。
(発明が解決しようとする課題) そこで、従来は、切換状態の異常を検出した場合、必ず
計算機を一旦停止して、その後再起動していた。これに
より、計算機およびBSW装置を初期状態から作動させ
て、BSWを正しい切換状態に修復していた。
ところで、計算機側には異常がなく、BSW装置自体に
一過性の故障が生じるケースがある。
また、例えば、プロセス監視を行なう複合計算機システ
ムの場合、BSW装置によるタイプライタの接続切り換
えがエラーしても、CRT表示装置あるいはラインプリ
ンタの接続切り換えが正常であれば、タイプライタの代
りに各種情報を出力することができる。このように、B
SW装置により、切り換えを行なっている周辺装置には
、そのシステムにおける重要度の低いものがある。
ところが、従来は、上記のように、BSW装置の作動状
態の異常が発生すると、必ず計算機が一旦停止されるた
め、そのシステム機能が必ず一時的に喪失されてしまう
という問題があった。
本発明は、上記の問題を解決し、システム機能の喪失の
発生を少なくしたBSW装置を備えた複合計算機システ
ム置を提供することを目的とする。
[発明の構成コ (課題を解決するための手段) このために本発明は、予め各時点におけるBSW装置の
正しい切換状態を記憶しておき、予め設定された時点ご
とに、そのBSW装置の実際の切換状態を検知して、記
憶している上記圧しい切換状態とを比較することにより
、切換状態のエラーを検出すると共に、予め設定された
一定時間内において、上記切換状態のエラー検出回数が
予め設定された一定回数以下の場合には、計算機による
BSW装置の切換制御を再実行する一方、そのエラー検
出回数が上記一定回数を越えた場合には、計算機を一旦
停止して再起動するようにしたことを特徴とするもので
ある。
(作用) 上記のように、BSW装置の切換制御を再実行すること
により、計算機側に異常のないBSW装置自体の一過性
の故障の場合に、システム機能−の喪失を起こすことな
く、正しい切換状態に修復できる。また、重要度の低い
周辺装置に対応する上記一定回数を大きく設定すること
により、それらの周辺装置の切換状態のエラーの際に、
計算機を再起動する頻度が少なくなる。これらのことに
より、システム機能の喪失の発生を少なくすることがで
きる。
また、上記エラー検出回数が上記一定回数を越えた場合
には、BSW装置自体の一過性の故障ではなく、計算機
側に異常があると判定される。従って、この場合、計算
機を一旦停止して再起動することにより、正しい切換状
態に修復することができる。
(実施例) 以下1本発明の実施例を、添付図面を参照しながら詳細
に説明する。
第1図は、本発明の一実施例に係る複合計算機システム
の概略ブロック構成図である。図において、この複合計
算機システムは、2系統の中央処理装置IAとIBとを
備え、中央処理装置IAの信号バス2Aには補助記憶装
置3A、中央処理装置IBの信号バス2Bには補助記憶
装置3Bがそれぞれ接続されている。また、BSW装置
4が信号バス2Aと2Bの双方に接続されている。そし
て、CRTディスプレイ装=5とタイプライタ6とプロ
セス入出力装置7は、BSW装置4にそれぞれ接続され
て、信号バス2Aまたは信号バス2Bに切り換え接続さ
れるようになっている。
また、信号バス2A 、 2Bには、BSW装置4の切
換制御および切換状態を監視するBSW監視制御部8A
 、 8Bが、それぞれ接続されている。
BSW監視制御部8Aと8Bは、同一構成であり、第2
図は、このブロック構成図を示したものである0図にお
いて、BSW接続装置81は、中央処理装置IAまたは
IBからの指令に従って、BSW装置4を切換制御する
ものである。
BSW切換状態記憶部82は、補助記憶装置3A。
3Bにそれぞれ形成され、中央処理装置IA、IBの各
処理実行中の各時点におけるBSW装置4の正しい切換
状態を記憶するものである。
BSW切換状態記憶部82には、第3図に示すように、
各周辺装置に対応するBSW切換情報DSt〜DSnが
記憶される。各BSW切換情報DSL〜DSnにおいて
、「接続機器種別」は、CRTデイスプレィ装置5.タ
イプライタ6またはプロセス入出力装置7という周辺装
置の別を示す情報である。
また、rBsW接続条件」は、中央処理装置IA、IB
の処理中の各時点、あるいは一方が故障のときなどにお
いて、その周辺装置は、中央処理装置IAとIBの内ど
ちらの系統に接続されているのが正しいかを示す情報で
ある。
また、「制限回数」と「制限時間」は、BSW装置4の
切換状態のエラーを検知した際に、BSW装置4の一過
性の故障とシステムの故障とを判別するための情報であ
る。
次に、BSW監視装置83は、BSW装置4の切換状態
を監視して、そのエラー発生を検知するものである。
エラー状態記憶部84は、補助記憶装置3A 、 3B
にそれぞれ形成され、上記切換状態の異常発生状態を記
憶するものである。このエラー状態記憶部84には、第
4図に示すように、各周辺装置に対応するエラー情報D
EI〜DEnが記憶される。各エラー情報DHI〜DE
nにおいて、「エラーカウンタ」は、上記切換状態の異
常発生回数を計数するものである。
「故障フラグ」は、システムの故障を示すものである。
また、切換状態のカラーの有無は、周期的に検知するが
、「カウント開始時刻」は、上記「エラーカウンタ」を
クリアしてカウントを開始するときの時刻である。
計算機停止・再起動装置85は、中央処理装置!IAま
たはIBを一旦停して再起動するものである。
以上の構成で、中央処理装置IAおよびIBは、それぞ
れセットされた°ソフトウェアに従って、所定の各処理
を実行する。それらの処理において、BSW装置4、C
RTデイスプレィ装置5あるいはタイプライタ6が必要
になると、中央処理装置1^はBSW監視制御部8A、
中央処理袋@IBはBSW監視制御部8Bにそれぞれ、
所定の切換指令を出力する。BSW監視制御部8A 、
 8Bでは、BSW接続装置81がその切換指令に従っ
て、BSW装置4を切換制御する。これにより、各周辺
装置が、必要とする系統の信号バス2Aまたは信号バス
2Bに接続されて、所定の処理が実行される。
上記処理中において、各系統のBSW監視装置83は、
それぞれ第5図に示すように、BSW装置4の切換状態
を監視する。すなわち、BSW監視装置!83は、起動
されると、まず、エラー情報DEl−DH0の「カウン
ト開始時刻」には、その起動時刻をセットすると共に、
「エラーカウンタ」をゼロに。
クリアする0次いで、BSW装置4の各周辺装置に対す
る接続切換状態を検知する(処理101)、ここで、各
周辺装置が、いずれも中央処理装置IAまたは2Aの内
の自系統側に接続されている場合(処理102のY)、
一定時間をおいて(処理103)、接続切換状態の検知
を繰り返す(処理101へ)。
一方1周辺装置のいずれか、あるいは複数が他方の系統
に接続されている場合(処理102のN)、他方の系統
に接続されている各周辺装置に対応するBSW切換情報
DSiをBSW切換状態記憶部82から読み出し、その
時点におけるそれぞれの切換状態が正しいかどうか判定
する(処理104)。
ここで、上記切換状態が正しい場合(処理104のY)
、上記と同様に一定時間をおいて(処理104)、接続
切換状態の検知を繰り返す(処理101へ)。
一方、上記切換状態に異常がある場合(処理104のN
)、異常と判定した周辺装置に対応するエラー情報oE
iをエラー状態記憶部84から読み出し、その内の「エ
ラーカウンタ」の値と、対応するBSW切換情報DSi
内の「制限回数」とを比較する(処理105)。
ここで、「エラーカウンタ」の値が「制限回数」以内の
場合(処理105のY)、その「エラーカウンタ」の値
を+1する(処理106)、次いで、BSW接続装置8
1に対して、いま対象としている周辺装置を自系統側に
切り換える指令を出力する(処理107)、これにより
、BSW接続装置81は、その周辺装置を自系統側に切
り換えるように、BSW装置4を制御する。
一方、「エラーカウンタ」の値が「制限回数」を越えて
いる場合(処理105のN)、次にエラー情報DE、の
「カウジト開始時tJJから現在時刻までの経過時間を
算出すると共に、その経過時間と前記BSW切換情報D
si内の制限時間とを比較する(処理iog)。
ここで、経過時間が上記制限時間以下である場合(処理
108のY)、対応する上記「エラーカウンタ」をゼロ
にクリアすると共に、その時点の時刻をrカウント開始
時刻」にセットする(処理109)。
次いで、前記と同様に、対象としている周辺装置を自系
統側に切り換える指令を出力する(処理107へ)。
一方、経過時間が上記制限時間を越えている場合(処理
108のN)、対応するエラー情報DEi内の「故障フ
ラグ」をオンする(処理110)。
次に、上記処理において、対象とした各周辺装置に対応
する各エラー情報DEiの「故障フラグ」をチエツクす
る(処理111)、ここで、各エラー情報DE、のいず
れの[故障フラグ」もオフしている場合(処理111の
N)、前記と同様に、一定時間をおいて(処理103)
、接続切換状態の検知を繰り返す(処理101へ)。
すなわち1以上の処理では、一定時間ごとにBSW装置
4の切換状態を検知する一方、エラーの検知回数が、前
記制限時間内に前記制限回数以下であれば、BSW装置
4の切換制御を再実行するようにしている。これにより
、BSW装W4が一過性の故障の場合には、正しい切換
状態に修復されるようになる。
一方、BSW装置4が一過性の故障でない場合、あるい
は計算機IA、IB側の故障である場合には、上記制御
では正しい切換状態に修復されない。この場合、エラー
の検知回数が、前記制限時間内に前記制限回数を越え、
前記「故障フラグ」がオンされるようになる。
このように、いずれかの「故障フラグ」がオンしている
場合(処理111のY)、計算機停止・再起動装置85
を起動する。これにより、計算機停止・再起動装置85
は、対応する中央処理装置IAまたはIBを一旦停止し
、再起動するように制御する(処理112)、これによ
り、計算機IAまたはIBおよびBSW装置4は、共に
初期状態から動作を再実行するので、正しい切換状態に
修復することができる。
・以上のように、本実施例では、予め各時点におけるB
SW装置4の正しい切換状態を各周辺装置ごとにBSW
切換状態記憶部82で記憶し、一定周期ごとに、BSW
装置4の実際の切換状態を検知して、記憶している正し
い切換状態とを比較することにより、切換状態のエラー
を検出している。
そして、予め設定された制限時間内において、その切換
状態のエラー検出回数が予め設定された制限回数以下の
場合には、中央処理装置IA、IBによ  ゛るBSW
装置4の切換制御を再実行する一方、そのエラー検出回
数が上記制限回数を越えた場合には、中央処理装置IA
、IBを一旦停止して再起動するようにしている。
このように、BSW装置4の切換制御を再実行すること
により、計算機側に異常のないBSW装置4自体の一過
性の故障の場合には、システム機能の喪失を起こすこと
なく、正しい切換状態に修復できる。また1重要度の低
い周辺装置に対応する上記制限回数を大きく設定するこ
とにより、それらの周辺装置の切換状態のエラーの際に
、中央処理装置IA、IBを再起動する頻度が少なくな
る。
これらの動作により、システム機能の喪失の発生を少な
くすることができる。
従って、このようにシステム機能の喪失の発生を少なく
した複合計算機システムを使用して、プラント監視や制
御を行なう場合、プラントの監視・制御における信頼性
を向上させることができるようになる。
また、上記エラー検出回数が上記制限回数を越えた場合
には、BSW装M4自体の一過性の故障ではなく、計算
機側に異常があると判定される。
従って、この場合、中央処理装置IA、IBを一旦停止
して再起動することにより、正しい切換状態に修復する
ことができる。
なお、以上の実施例では、計算機は2系統備えたが、本
発明は、計算機を3系統以上備える場合においても、同
様に適用できることは言うまでもない。
[発明の効果コ 以上のように、本発明によれば、予めBSW装置の正し
い切換状態を記憶しておき、所定の時点ごとに、そのB
SW装置の実際の切換状態を検知して、その切換状態の
エラーを検出すると共に、一定時間内において、上記切
換状態のエラー検出回数が一定回数以下の場合には、計
算機によるBSW装置の切換制御を再実行するようにし
たので、計算機側に異常のないBSW装置自体の一過性
の故障の場合に、システム機能の喪失を起こすことなく
、正しい切換状態に修復できると共に、重要度の低い周
辺装置に対応する上記一定回数を大きく設定することに
より、それらの周辺装置の切換状態のエラーの際に、計
算機を再起動する頻度が少なくなるので、システム機能
の喪失の発生を少なくすることができる一方、上記エラ
ー検出回数が上記一定回数を越えた場合には、計算機を
一旦停止して再起動するようにしたので、計算撮画に異
常がある場合においても、正しい切換状態に修復するこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る複合計算機システムの
概略ブロック構成図、第2図はBSW監視制御部のブロ
ック構成図、第3図はBSW切換情報の構成を示す説明
図、第4図はエラー情報の構成を示す説明図、第5図は
BSW監視制御部の動作フローチャートである・ LA、IB・・・中央処理装置、 2A、2B・・・信
号バス、3A、3B・・・補助記憶装置、4・・・BS
W装置、5・・・CRTデイスプレィ装置、6・・・タ
イプライタ、7・・・プロセス入出力装置、8A、8B
・・・BSW監視制御部、81・・・BSW接続装置、
82・・・BSW切換状態記憶部、83・・・BSW監
視装置、84・・・エラー状態記憶部、85・・・計算
機停止・再起動装置。 第1図 第3図

Claims (1)

    【特許請求の範囲】
  1. 複数系統の計算機と、周辺装置を各系統のデータバスに
    切り換えるバス切換スイッチ装置とを備え、前記各計算
    機が必要に応じて前記バス切換スイッチ装置を切換制御
    する複合計算機システムにおいて、予め各時点における
    前記バス切換スイッチ装置の正しい切換状態を記憶する
    バス切換状態記憶手段と、予め設定された時点ごとに前
    記バス切換スイッチ装置の実際の切換状態を検知する切
    換状態検知手段と、検知した前記実際の切換状態と記憶
    している前記正しい切換状態とを比較して切換状態のエ
    ラーを検出するエラー検出手段と、予め設定された一定
    時間内における前記切換状態のエラー検出回数が予め設
    定された一定回数以下の場合、前記計算機による前記バ
    ス切換スイッチ装置の切換制御を再実行するバス切換ス
    イッチ装置再制御手段と、前記一定時間内における前記
    エラー検出回数が前記一定回数を越えた場合、前記計算
    機を一旦停止して再起動する計算機再起動手段とを備え
    たことを特徴とするバス切換スイッチ装置を備えた複合
    計算機システム。
JP63131434A 1988-05-31 1988-05-31 バス切換スイッチ装置を備えた複合計算機システム Pending JPH01302461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63131434A JPH01302461A (ja) 1988-05-31 1988-05-31 バス切換スイッチ装置を備えた複合計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63131434A JPH01302461A (ja) 1988-05-31 1988-05-31 バス切換スイッチ装置を備えた複合計算機システム

Publications (1)

Publication Number Publication Date
JPH01302461A true JPH01302461A (ja) 1989-12-06

Family

ID=15057873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63131434A Pending JPH01302461A (ja) 1988-05-31 1988-05-31 バス切換スイッチ装置を備えた複合計算機システム

Country Status (1)

Country Link
JP (1) JPH01302461A (ja)

Similar Documents

Publication Publication Date Title
US5491787A (en) Fault tolerant digital computer system having two processors which periodically alternate as master and slave
US6526527B1 (en) Single-processor system
US5742851A (en) Information processing system having function to detect fault in external bus
JP2011198205A (ja) 二重系制御システム
KR100279204B1 (ko) 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치
US7751310B2 (en) Fault tolerant duplex computer system and its control method
JPH01302461A (ja) バス切換スイッチ装置を備えた複合計算機システム
JP3536293B2 (ja) 二重化コンピュータ装置
JPH10116261A (ja) 並列計算機システムのチェックポイントリスタート方法
JP4613019B2 (ja) コンピュータシステム
JP2008015704A (ja) マルチプロセッサシステム
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPS61813A (ja) シ−ケンス制御装置の故障個所判定方式
JPH07200334A (ja) 二重化同期運転方式
JPH0395634A (ja) 計算機システム再起動制御方式
JPS6113627B2 (ja)
JPS61169036A (ja) システム監視装置
JP2814988B2 (ja) 障害処理方式
JP3033640B2 (ja) Cpu動作監視回路
JP4957068B2 (ja) 二重化系切替え方法
JPH0477617A (ja) センサ二重化監視システム
JPS6155748A (ja) 電子計算機システム
JPS61101844A (ja) 障害処理方式
JPH0418743B2 (ja)
JPH0247731A (ja) 二重化比較装置