JPH01302791A - 埋込み構造半導体レーザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は光通信や光情報処理に用いられる半導体レーザ
に関する。

（従来の技術とその問題点） 半導体レーザは光通信や光情報処理に用いられるキーデ
バイスの一つであり、高速の変調特性を持ち、かつ高い
効率で発振することが期待されている。しかし、従来の
半導体レーザでは上記２つの特性をともに満足すること
が困難であった。以下、従来製作されてきた半導体レー
ザの問題点を先ず述べ、次にこれらの問題点を改魯する
目的で試みられている第２の従来技術の残されている問
題点について説明する。

従来製作されている代表的な半導体レーザとして、２重
溝平面埋込み構造半導体レーザ（ＤｏｕｂｌｅＣｈａｎ
ｎｅｌ　Ｐｌａｎａｒ　Ｂｕｒｉｅｄ　Ｈｅｔｅｒｏｓ
ｔｒｕｃｔｕｒｅ　Ｌａ５ｅｒＤｉｏｄｅ：略称ＤＣ−
ＰＢＨＬＤ）があり、ジャーナル、オブ、ライトウェー
ブ・テクノロジー、ＬＴ−１巻、１９８３年３月号、１
９５−２０２頁に詳述されている。この半導体レーザは
、第２図（ａ）のように溝部分をｐｎｐｎ＋ｆ！成にし
、埋込み界面に形成されるｐｎ接合の接合電位により電
流を阻止するようになっている。この構造に代表される
ｐｎ接合の接合電位による電流阻止構造は接合に電圧が
直接印加されるため、接合への印加電圧が高く接合を横
切って流れる電流が大きくなりやすい点、及びｐｎ接合
が１０ｐＦ以上の静電容量を有するため１０Ｇｂ／ｓ近
い高速変調は困難であるという問題点があった。

次に、これらの問題点を改善するため、図２（ｂ）のよ
うに活性領域の両脇を深い準位をつくる不純物を含んだ
半絶縁性半導体層で埋込んだ半導体レーザが開発されて
いる。

この半導体レーザの作製例は、エレクトロニクス・レタ
ーズ（Ｅｌｅｃｔｒｏｎ、　Ｌｅｔｔ、　２２巻（１９
８６年１２１４頁）に記載されている。この従来の第２
の半導体レーザにおいては、ｐ層とｎ層とが高抵抗埋込
層を介しているため、従来の第１の半導体レーザに比べ
低容量で高速変調特性が大幅に改善されている。しかし
、この従来素子では、素子に印加する電圧を高くすると
、埋込み層に電流が流れ発振効率が減少する問題点があ
った。

本発明の目的は、上記の従来の問題点である埋め込み層
中の電流を殆ど零にし、高速変調特性および発振効率と
もに優れた半導体レーザを提供することである。

（問題点を解決するための手段） 本発明は、活性領域の上側と下側を各々第１導電形クラ
ツド層と第２導電形クラツド層とで挟んだメサ状の電流
通電部と、電流通電部の両側を半導体からなる電流阻止
層で埋込んだ構造を有する埋込み構造半導体レーザにお
いて、前記活性領域と少なくとも一方の導電形の前記ク
ラッド層とに接する位置に、禁制帯幅が前記活性領域お
よびクラッド層の禁制帯幅よりも常に大きいバンドギャ
ップバリア層を前記電流通電部と前記電流阻止層の間に
設けた構造を持つことが特徴である。

第２の発明は、前記バンドギャップバリア層が互いに格
子定数の異なる膜を積層した多重膜構造を持つことが特
徴である。

（発明の作用・原理） 本発明の作用・原理について図面を参照しながら説明す
る。

本発明の半導体レーザは、第１図に示したように、活性
領域１１をｐ形りラッド層１２とｎ形りラッド層１３と
で挟んだメサ状の電流通電部を、深い不純物準位を有す
る半導体層からなる電流阻止層１４で埋込み、かつ少な
くとも活性領域１１およびｐ形りラッド層１２と接する
部分の禁制帯幅が、活性領域１１およびｐ形りラッド層
１２の禁制帯幅よりもそれぞれの部分において常に大き
な電流阻止層部分１５を設けた点が特徴である。１６は
基板、１７は電極である。これに対し、従来の第１の半
導体レーザでは、第２図（ａ）のように活性層１１、ｐ
形りラッド層１２）ｎ形りラッド層からなるメサ状電流
通電部をｐ形埋込み層２１で埋め込んだ基本構造をもつ
。このとき、活性領域以外を流れるもれ電流は、印加電
圧がｐ形埋込＾層２１とｎ形りラッド層１３に殆ど直接
印加されるため、ｐｎ接合を横切る電流２３が、無視出
来ない程度になる。特にｎ形埋込み層２２が存在する場
合、ｐ形埋込み層２１とｎ形りラッド層１３の層構成が
ｎｐｎ　）ランジスタ作用によりもれ電流を増幅する恐
れがあった。このため、ｐ形埋込み層２１中を２重溝の
外側へ流れる電流２４を設けてｐｎ接合への電圧印加を
緩和する工夫がなされている。しかし２重溝の外側へ流
れる電流２４がもれ電流として増える問題点が従来あっ
た。また、埋込み層のｐｎ接合容量が大きいため素子容
量を小さくできなかった。。

第２の従来例では第２図（ｂ）のように深い不純物準位
を有する電流阻止層１４を埋め込んだ構造が形成されて
いる。この結果、電圧は電流阻止層中に順次印加される
ため、接合容量に関する問題点は大幅に改善された。し
かし第２の従来例では、電流阻止層の禁制帯幅はｐ型ク
ラッド層やｎ形りラッド層と等しく、かつ電子捕獲型の
深い不純物準位を有する半絶縁性半導体が電流阻止層と
して使われていた。、この場合、電流阻止層に用いた半
導体層単独では、極めて高抵抗であるにもかかわらず、
第２図（ｂ）のようなレーザ構造中では全電流の１０５
前後のもれ電流２４がある問題点が残されていた。この
もれ電流２５の発生原因は、電流阻止層１４のｐ形りラ
ッド層１２と接する近傍において、不純物に捕獲された
電子の負電荷に向けてｐ形りラッド層１２中の正孔が引
きよせられ、正孔濃度とともに電子濃度も高い領域がｐ
形りラッド層両脇に生じるためである。即ち正孔が不純
物に捕獲されないことから起因している。

本発明では、このもれ電流の発生原因を取除くため、ｐ
形りラッド層１２および活性領域１１中の高濃度の正孔
が電流阻止層中に流入することを妨げかつｎ形りラッド
層１３や活性領域１１からの電子の流入を防ぐ層構造を
本素子に導入した。すなわち、本発明では少なくとも正
孔が流入する恐れのある領域近傍において、禁制帯幅が
Ｐ形りラッド層１２や活性領域１１の禁制帯幅よりも常
に大きい電流阻止層領域としてバンドギャップバリア層
１５を導入した。これに加えてｎ型クラッド層からの電
子の流入も減少させるためｎ型クラッド層と接する領域
に対しても、禁制帯幅がｎ型のクラッド層の禁制帯幅よ
りも大きい薄膜バンドギャップバリア層１５を設けると
、もれ電流を更に減少できる。このバンドギャップバリ
ア層１５界面における禁制蛍輻差はわずかなものでも室
温の温度エネルギー０．０２５ｅＶ程度以上あれば十分
バリアとして働くため、もれ電流成分２４は極めて減少
する。

また正孔捕獲型の深い不純物準位を有する半導体を電流
阻止層１４に用いた場合も、同様に捕獲されない電子が
流入する恐れのある領域近傍に、禁制帯幅のより大きな
バンドギャップバリア層１５を設けてやればよい。すな
わち電流阻止層が活性領域及びｎ形りラッド層と接する
部分にノ、＜ンドギャップバリア層を設ければ、従来に
比べてもれ電流を減少できる。更にもれ電流低域をより
効果的にするためにはそのバンドギャップバリア層１５
を、ｐ型クラッド層を含めた電流通電部の全面に設けて
やればよい。

次に本発明の第２の発明の作用について説明する。埋込
み構造半導体レーザとして代表的なＩｎＧａＡｓＰ／Ｉ
ｎＰ系半導体レーザに本発明のバンドギャップバリア層
１５を導入しようとするとき、クラッド層のＩｎＰより
禁制帯の大きな材料としてＩｎＧａＰが考えられる。し
かし、ＩｎＧａＰの格子定数はＧａ成分が増えるにつれ
ＩｎＰの格子定数より減少するため、膜成長において転
位が生じ厚膜を成長するのが難しい問題点があった。本
発明はバンドギャップバリア層構造を多層膜構造とする
ことで上記の問題点を軽減しようとするものである。す
なわち、電流通電部側にＩｎＰより広禁制帯幅で格子定
数がＩｎＰより小さなＩｎＧａＰ層の薄膜を形成し、引
きつづき格子定数の大きな層と小さな層を組み合せ多層
構造にすることで、転位の発生を回避することができる
。すなわち、多層構造の場合、格子不整合の歪みを隣接
層間で吸収するファクターがあるため、転位の少ない膜
成長ができる。

以下、本発明について実施例をあげ更に詳しく説明する
。

（実施例１） 本発明の第１の実施例の概略構造は第１図のものと同じ
である。本実施例では先ずｎ形ＩｎＰ基板１６の上にｎ
形ＩｎＰクラッド層１３、波長１．３ｐｍ組成ＩｎＧａ
ＡｓＰ活性層１１、ｐ形ＩｎＰクラッド層１２を順次成
長し、通常のエツチング工程に従って深さ約２．５ｐｍ
幅１０μｍの溝を活性領域幅１．５μｍの逆メサ状電流
通電部の両側に形成した。次いでバンドギャップバリア
層１５としてＩｎＰの禁制帯幅１，３５ｅＶよりも大き
な禁制帯幅を持つＩｎＧａＰ層をメサ状電流通電部の側
壁に成長した。ＩｎＧａＰの膜厚は格子定数の不整合下
での許容できる範囲の厚さに成長した。本実施例では禁
制帯幅が１．７ｅＶのＩｎ。、５Ｇａｏ、、ｓＰ層を成
長し膜厚は０．０５ｐｍであった。成長方法は気相成長
法を用いた。この成長方法においては、結晶面による成
長速度が異なる特性があるため、溝の側面に選択的に成
長が可能である。本実施例では逆メサ形状電流通電部の
ｐ型りラッド層１２部分に露出させた結晶面は成長速度
の大きなＡ面であり、一方素子表面等は成長速度の極め
て遅い（００１）面であるため、ＩｎＧａＰのメサ側面
への選択成長が容易に行なえた。

その後、第２の従来例と同様に、電子捕獲型の深い不純
物準位を有する鉄（Ｆｅ）をドープしたＩｎＰを溝全面
に埋込み平面埋込み形の半導体レーザを作製した。

この結果１本実施例では第３図実線３１のように、もれ
電流の全電流に占める割合（もれ電流比）は、活性領域
の電流密度が２ＫＡ／ｃｍｚ付近で約２％であることが
計算機シミュレーションにより示された。このもれ電流
比は第３図破線４１に示す第１の従来素子のもれ電流比
見積り値約３０％や、第３図−点鎖線４２に示す第２の
従来素子のもれ電流比見積値約８％に比べ太幅に減少し
ており、実験でももれ電流が小さいことが確認された。

なお本実施例ではＩｎＧａＰ層１５およびＩｎＰ電流阻
止層には、電子捕獲型のＦｅ不純物をドープし、そのト
ラップ濃度はいずれも５　Ｘ　１０１１０ｌ５と設定し
た。また、このトラップ濃度を２　Ｘ　１０１５ｃｍ−
３から２×１０１６ｃｍ−３まで変えた場合ももれ電流
比は同様に小さかった。なおワイドギャップ電流阻止層
部分はＦｅ以外の電子捕獲型の不純物をドープしても良
いし、アンドープでも良い。この結果本実施例では従来
に比べ高効率で発振ししかも高速変調が可能となった。

（実施例２） 第４図は第２の実施例を示す素子概略断面図である。実
施例１とは基本構造は同じであるが、電流阻止層４４の
半導体層が電子捕獲型のかわりに正孔捕獲型となってい
る。また、ｐ形基板、およびクラッド層のｐ形とｎ形の
導電形が実施例１の場合と入替っている。正孔捕獲型の
深い不純物として本実施例ではＴｉをドープした。この
とき、ｎクラッド層１３と活性領域１１の（Ｉ′ｌｌＩ
壁にＩｎＧａＰ層の薄膜を成長し５、実施例１と同じく
良好な電流ブロッキング特性が得られた。また、Ｔｉの
替わりにＣｏやＣｒをドープした場合、更にはアンドー
プの場合でももれ電流が不さいことが確認された。

なお上記実施例１及び２ではバンドギャップバリア層１
５を電流阻止層４４の側壁部分に形成したが、各々ｐ形
りラッド層及び活性層とｎ形りラッド居及び活性層と接
する側壁部分のみに設ければ発明の効果は充分得られる
。

（実施例３） 第５図は第３の実施例を示す素子概略断面図である。実
施例１とは基本構造は同じであるが、バンドギャップバ
リア層１５をメサ両脇の溝全面に成長した点が異なって
いる。成長方法は有機金属気相成長（ＭＯＣＶＤ）法を
用いた。この成長方法においては、結晶面による成長速
度依存が小さいため、溝の全面に成長が可能である。本
実施例では逆メサ形状電流通電部の溝全面に、ＩｎＧａ
Ｐの成長が容易に行なえた。その後、第２の従来例と同
様に、電子捕獲型の深い不純物準位を有する鉄（Ｆｅ）
をドープしたＩｎＰを溝全面に埋込み平面埋込み形の半
導体レーザを作製した。

この結果、本実施例では第３図実線３２のように、もれ
電流の全電流に占める割合（もれ電流比）は、活性領域
の電流密度が２ＫＡ／ｃｍｚ付近で１％よりも小さく殆
ど零であることが計算機シミュレーションにより示され
た。このもれ電流比は第３図破線４１に示す第１の従来
素子のもれ電流比見積り値約３０％や、第３図−点鎖線
４２に示す第２の従来素子のもれ電流比見積値約８％に
比べ太幅に減少しており、実験でももれ電流が小さいこ
とが確認された。なお本実施例ではＩｎＧａＰ層１５お
よびＩｎＰ電流阻止層には、電子捕獲型のＦｅ不純物を
ドープし、そのトラップ濃度はいずれも５×１０１５ｃ
ｍ−３と設定した。また、このトラップ濃度を２　Ｘ　
１０１１０ｌ５から２　Ｘ　１０１６ｃｍ−３まで変え
た場合ももれ電流比は同様に小さかった。なおバンドギ
ャップ電流阻止層部分はＦｅ以外の電子捕獲型の不純物
をドープしても良いし、アンドープでも良い。この結果
本実施例では従来に比べ高効率で発振ししかも高速変調
が可能となった。

（実施例４） 第６図は第４の実施例を示す素子概略断面図である。実
施例３とは基本構造は同じであるが、電流阻止層４４の
半導体層が電子捕獲型のかわりに正孔捕獲型となってい
る。また、ｐ形基板、およびクラッド層のｐ形とｎ形の
導電形が実施例１の場合と入替っている。正孔捕獲型の
深い不純物として本実施例ではＴｉをドープした。この
とき、ｎクラッド層１３と活性領域１１の側壁にＩｎＧ
ａＰ層の薄膜を成長し、実施例１と同じく良好な電流ブ
ロッキング特性が得られた。またＴｉの替りに少なくと
もＣｏ、　Ｃｒのいずれかをドープした場合、更にはア
ンドープの場合でももれ電流が小さいことが確認された
。

（実施例５） 第７図は第２の発明の実施例を示す素子概略断面図であ
る。本実施例の基本構造は実施例３の基本構造（第５図
）と同じであるが、バンドギャップバリア層１５が多重
膜構造７１からなっている点が異なっており、特徴点で
ある。バンドギャップバリア層１５材料としてＩｎＧａ
Ｐ層とＩｎＰ層を用いた。ＩｎＧａＰ層はＩｎＰ層と格
子不整合があるが、例えばＩｎｏ、６Ｇａｏ、４Ｐ組成
の場合ワイドギャップ層は約０．０１５μｍまでの膜厚
であれば転位なし５て繰り返し積層することが可能であ
る。本実施例では成長方法として有機金属気相成長法を
用い、Ｉｎ。、６Ｇａｏ、４Ｐ層とＩｎＰ層とを０．０
１１１ｍづつ１０層を交互に成長した。本実施例では、
この後ｐ形で低濃度のＩｎＰ層を電流阻止層１４として
溝に埋込み平坦埋込み構造の半導体レーザを作製した。

この結果、本実施例の半導体レーザのもれ電流は発振閾
電流値付近で十分小さく、かつ転位等による発振閾電流
値の劣化等が見られない良好な素子特性が得られた。ま
た、本実施例の電流阻止層１４には半絶縁ＩｎＰ層を用
いても勿論よい。本実施例ではｎ形ＩｎＰ基板の例を示
したがｐ形ＩｎＰ基板の場合も同時に多重膜構造バリア
層１５がもれ電流低域に有効であった。上記実施例１〜
５では、活性領域に波長１．３ｐｍで発振する組成のＩ
ｎＧａＡｓＰを用いたがこの組成に限定されないのは明
らかである。

また上記実施例では、気相成長法による選択的膜形成の
例を示したが、成長方法は気相成長法に限らずガスソー
ス分子線エピタキシャル成長などの他の成長法を用いて
もよい。

更に、上記実施例では、ＩｎＰ基板上のＩｎＧａＡｓＰ
／ＩｎＰ材料系が用いられたが、ＧａＡｓ基板上のＡｌ
ＧａＡｓ／ＧａＡｓ材料系やＡＩＧａＩｎＰ／ＧａＩｎ
Ｐ材料系についても同様に適用が可能である。

（発明の効果） 本発明の半導体レーザは、従来素子に比べもれ電流を殆
ど零にでき従って高効率で発振し、かつ従来素子の改善
目的であった低容量化による高速変調も可能であり、光
通信や光情報処理の光源素子に適する。

【図面の簡単な説明】 第１図は本発明の埋込み半導体レーザの第１の発明の素
子構造を示す斜視図、第２図（ａ）は第１の従来素子の
概略構造を示す断面図、第２図（ｂ）は第２の従来素子
の概略構造を示す断面図、第３図は本発明素子、第１の
従来素子、第２の従来素子のもれ電流量と活性領域電流
密度の関係の計算機シミュレーション結果を示す図、第
４図は第２の実施例の素子（１４造を示す概略断面図、
第５図は第３の実施例の素子概略断面図、第６図は第４
の実施例の素子概略断面図、第７図は第２の発明の実施
例の素子概略断面図である。 １１・・・活性領域、１２・・・ｐ形りラッド層、１３
・・・ｎ形りラッド層、１４・・・電流阻止層、１５・
・・バンドギャップバリア層、１６・・・ｎ形基板、１
７・・・電極、２１・・・ｐ形埋込層、２２・・・ｎ形
埋込層２３、２４・・・第１の従来素子のもれ電流経路
、２５・・・第２の従来素子のもれ電流経路、３１・・
・本発明の実施例１の素子のもれ電流・電流密度関係、 ３２・・・本発明の実施例３の素子のもれ電流・電流密
度関係 ４１・・・第１の従来素子のもれ電流・電流密度関係４
２・・・第２の従来素子のもれ電流・電流密度関係、４
３・・・ｐ型基板、４４・・・正孔捕獲形の電流阻止層
７１・・・多重膜構造。

Claims (2)

【特許請求の範囲】
1. （１）活性領域の上側と下側を各々第１導電形及び第２
   導電形のクラッド層により挟んだメサ状の電流通電部と
   、電流通電部の両側を半導体からなる電流阻止層で埋込
   んだ構造を有する埋込み構造半導体レーザにおいて、前
   記活性領域と少なくとも一方の導電形の前記クラッド層
   とに接する位置に、禁制帯幅が前記活性領域およびクラ
   ッド層の禁制帯幅よりも常に大きいバンドギャップバリ
   ア層を前記電流通電部と前記電流阻止層の間に設けたこ
   とを特徴とする埋込み構造半導体レーザ。
2. （２）特許請求の範囲第１項記載のバンドギャップバリ
   ア層が互いに格子定数の異なる膜を積層した多重膜構造
   からなることを特徴とする埋込み構造半導体レーザ。