JPH01302916A - 積算データ処理装置 - Google Patents
積算データ処理装置Info
- Publication number
- JPH01302916A JPH01302916A JP13316388A JP13316388A JPH01302916A JP H01302916 A JPH01302916 A JP H01302916A JP 13316388 A JP13316388 A JP 13316388A JP 13316388 A JP13316388 A JP 13316388A JP H01302916 A JPH01302916 A JP H01302916A
- Authority
- JP
- Japan
- Prior art keywords
- board
- data
- integrated
- pulse
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
- H03K21/403—Arrangements for storing the counting state in case of power supply interruption
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、各種パルス入力の積算データ処理装置に関
するものである。
するものである。
第２図は回転数の計測における従来の積算データ処理装
置を示すブロック図であり、図において、（１）は回転
軸、（２）は物理量の変化に応じて電気的パルスを発生
するパルス発生手段である回転数検出器、（８）はパル
ス入力インタフェース回路、（４ａ）〜（４ｈ）は広義
の不揮発メモリの一例である８桁分の機械式パルスカウ
ンタ、（５ａ）〜（５ｈ）は８桁分のＬＥＤ表示器駆動
回路、（６ａ） 〜（６ｈ）は８桁分のＬＥＤ表示器、
（γ）はパルス信号出力バッファ、α０）は監視盤、圓
はｃｐＵ、（１２１はラインプリンタコントロールボー
ド、（１３）はラインプリンタ、■はメモリボード、（
１５）はメモリボード内のＮ、■、ＲＡＭ （不揮発性
メモリ） 、（１６）はパルス入力インタフェースボー
ド、（１７）は入力インタフェース、（Ｉεは電子式パ
ルスカウンタ、醤は共有メモリ、（イ）は電源検出ボー
ド、（２１）はシステムバス、（２）はデータ処理装置
（７）の交流電源である。
置を示すブロック図であり、図において、（１）は回転
軸、（２）は物理量の変化に応じて電気的パルスを発生
するパルス発生手段である回転数検出器、（８）はパル
ス入力インタフェース回路、（４ａ）〜（４ｈ）は広義
の不揮発メモリの一例である８桁分の機械式パルスカウ
ンタ、（５ａ）〜（５ｈ）は８桁分のＬＥＤ表示器駆動
回路、（６ａ） 〜（６ｈ）は８桁分のＬＥＤ表示器、
（γ）はパルス信号出力バッファ、α０）は監視盤、圓
はｃｐＵ、（１２１はラインプリンタコントロールボー
ド、（１３）はラインプリンタ、■はメモリボード、（
１５）はメモリボード内のＮ、■、ＲＡＭ （不揮発性
メモリ） 、（１６）はパルス入力インタフェースボー
ド、（１７）は入力インタフェース、（Ｉεは電子式パ
ルスカウンタ、醤は共有メモリ、（イ）は電源検出ボー
ド、（２１）はシステムバス、（２）はデータ処理装置
（７）の交流電源である。
次に動作について説明する。回転軸（１）に装備された
回転数検出器（２）によって検出された回転数に応シタ
パルス信号ハ、パルス入力インタフェース回路（８）を
経由して機械式カウンタ（４ａ）〜（４ｈ）に入力され
８桁分のパルスの計数積算値信号が得られる。カウンタ
（４ａ）〜（４ｈ）の各信号は、各桁のＬＥＤ表示器駆
動回路（５ａ）〜（５ｈ）を経由してそれぞれ各桁のＬ
ＥＤ表示器（６！１）〜（６ｈ）に送られ監視盤←０）
上に積算データを表示する。
回転数検出器（２）によって検出された回転数に応シタ
パルス信号ハ、パルス入力インタフェース回路（８）を
経由して機械式カウンタ（４ａ）〜（４ｈ）に入力され
８桁分のパルスの計数積算値信号が得られる。カウンタ
（４ａ）〜（４ｈ）の各信号は、各桁のＬＥＤ表示器駆
動回路（５ａ）〜（５ｈ）を経由してそれぞれ各桁のＬ
ＥＤ表示器（６！１）〜（６ｈ）に送られ監視盤←０）
上に積算データを表示する。
一方、パルス入力インタフェース回路（８）から分岐し
て、パルス信号出力バッファ（７）が装備されており、
パルス信号が入力される毎にデータ処理装置■に収納さ
れたパルス入力インタフェースボード（１６１に信号を
伝達する。
て、パルス信号出力バッファ（７）が装備されており、
パルス信号が入力される毎にデータ処理装置■に収納さ
れたパルス入力インタフェースボード（１６１に信号を
伝達する。
パルス入力インタフェースボード（１６）は、入力イン
タフェース（ｌ′Ｉ）、パルスカウンタ（１ε及ヒ共有
メモリ任ｌから成り、入力インタフェース（１７）を経
由して入力されたパルス信号は電子式パルスカウンタ止
内に積算される。
タフェース（ｌ′Ｉ）、パルスカウンタ（１ε及ヒ共有
メモリ任ｌから成り、入力インタフェース（１７）を経
由して入力されたパルス信号は電子式パルスカウンタ止
内に積算される。
さらに、パルスカウンタ（１８１に蓄積された積算値は
、システムバス（２］）を介して接続された０ＰＵＱυ
の命令により共有メモＩＪ （ＩＩを媒体として読み出
されメモリボード■内のＮ、Ｖ、ＲＡＭ（１５）のＲＡ
Ｍ領域（特に図示していない、）にストアされる。
、システムバス（２］）を介して接続された０ＰＵＱυ
の命令により共有メモＩＪ （ＩＩを媒体として読み出
されメモリボード■内のＮ、Ｖ、ＲＡＭ（１５）のＲＡ
Ｍ領域（特に図示していない、）にストアされる。
Ｎ、■、ＲＡＭ（１５１のＲＡＭ領域にストアされた積
算データは、必要に応じてラインプリンタコントロール
ボード（１カを経由してラインプリンタ（１３）に送ら
れ所定の記録用紙に記録される。
算データは、必要に応じてラインプリンタコントロール
ボード（１カを経由してラインプリンタ（１３）に送ら
れ所定の記録用紙に記録される。
また、電子式パルスカウンタ（１８）は電源が消失した
場合記憶が消失するのでデータ処理装置（３０）の交流
電源（２２）「断」の場合、その直前までの積算値を保
持させる為、交流電源（２２の「断」状態を検出する為
の電源検出ボード（イ）を装備し、このボードからの割
込信号により、積算データの退避処理（即ちＮ 、 Ｖ
、 ＲＡ Ｍ （１５）のＲＡＭ領域の積算データを
Ｎ、Ｖ、ＲＡＭ（Ｉ５１のＲＯＭ領域（特に図示シティ
ない。）への移動を行う。
場合記憶が消失するのでデータ処理装置（３０）の交流
電源（２２）「断」の場合、その直前までの積算値を保
持させる為、交流電源（２２の「断」状態を検出する為
の電源検出ボード（イ）を装備し、このボードからの割
込信号により、積算データの退避処理（即ちＮ 、 Ｖ
、 ＲＡ Ｍ （１５）のＲＡＭ領域の積算データを
Ｎ、Ｖ、ＲＡＭ（Ｉ５１のＲＯＭ領域（特に図示シティ
ない。）への移動を行う。
なお、本図中には表示していないが、データ処理装置例
は、積算データの処理の他に、各種プロセスデータのデ
ィジタル及びアナログ信号の入出力（表示灯、データ表
示出力など）演算などの処理なども実行するものである
。
は、積算データの処理の他に、各種プロセスデータのデ
ィジタル及びアナログ信号の入出力（表示灯、データ表
示出力など）演算などの処理なども実行するものである
。
従来の積算データ処理装置は以上のように構成されてい
るのでデータ処理装置（至）の起動時には、監視盤（１
０）のＬＥＤ表示器（６ａ） 〜（６ｈ）の表示に合せ
て内部保持データのイニシャル設定の必要がちりまた、
運転中の監視盤αＱの電源が健全でパルスカウンタ（４
ａ）〜（４ｈ）が正常に動作していてもデータ処理装置
（至）の障害時又は電源の「入」−「切」等によりデー
タ処理装置（至）のカウンタＱ８１が計数しない場合に
真の計数値であるＬＥＯ表示器（６ａ）〜（６ｈ）との
間に誤差が発生するなどの問題点があった。
るのでデータ処理装置（至）の起動時には、監視盤（１
０）のＬＥＤ表示器（６ａ） 〜（６ｈ）の表示に合せ
て内部保持データのイニシャル設定の必要がちりまた、
運転中の監視盤αＱの電源が健全でパルスカウンタ（４
ａ）〜（４ｈ）が正常に動作していてもデータ処理装置
（至）の障害時又は電源の「入」−「切」等によりデー
タ処理装置（至）のカウンタＱ８１が計数しない場合に
真の計数値であるＬＥＯ表示器（６ａ）〜（６ｈ）との
間に誤差が発生するなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、積算値のイニシャル設定が不要でまた、常に
監視盤のＬＥＤ表示器のデータとデータ処理装置の入力
データを一致させることのできる積算データ処理装置を
得ることを目的どする。
たもので、積算値のイニシャル設定が不要でまた、常に
監視盤のＬＥＤ表示器のデータとデータ処理装置の入力
データを一致させることのできる積算データ処理装置を
得ることを目的どする。
この発明に係る積算データ処理装置はパルス発生手段か
らのパルス信号を計数する機械式パルスカウンタをも含
めた広義の不揮発生メモリを有する計数積算装置とこの
計数積算装置に記憶された積算直を読み出す手段を設け
、この読み出した積算値を用いてデータ処理を行うよう
にしたものである。
らのパルス信号を計数する機械式パルスカウンタをも含
めた広義の不揮発生メモリを有する計数積算装置とこの
計数積算装置に記憶された積算直を読み出す手段を設け
、この読み出した積算値を用いてデータ処理を行うよう
にしたものである。
この発明は不揮発性メモリを有する計数積算装置に記憶
された積算値を読み出す手段を設けたので、積算データ
処理装置はこの記憶された積算値を直接用いることがで
きる。
された積算値を読み出す手段を設けたので、積算データ
処理装置はこの記憶された積算値を直接用いることがで
きる。
〔発明の実施例〕
以下、この考案の一実施例を図について説明する。第１
図において（ｉ） 〜（６ａ） −（６ｈ） 、 ｅＬ
ｏ） 〜（２１１、＠１は従来装置と同−又は相当部分
である。（＆ｌ）〜（８ｈ）はＢＯＤ出力パツファ、＠
はディジタル入力インタフェースボードである。
図において（ｉ） 〜（６ａ） −（６ｈ） 、 ｅＬ
ｏ） 〜（２１１、＠１は従来装置と同−又は相当部分
である。（＆ｌ）〜（８ｈ）はＢＯＤ出力パツファ、＠
はディジタル入力インタフェースボードである。
次に動作について説明する。第１図において回転軸（１
）に装備された回転数検出器（パルス信号）（２）によ
って検出された回転数に応じたパルス信号が監視盤α０
）のパルス入力インタフェース回路（８）を経由して入
力され、カウンタ（４ａ）〜（４ｈ） Ｌ Ｅ Ｄ表示
器駆動回路（５ａ）〜（５ｈ）を介してＬＥＤ表示器（
６ａ）〜（６ｈ）に表示される部分は従来の場合と同様
である。
）に装備された回転数検出器（パルス信号）（２）によ
って検出された回転数に応じたパルス信号が監視盤α０
）のパルス入力インタフェース回路（８）を経由して入
力され、カウンタ（４ａ）〜（４ｈ） Ｌ Ｅ Ｄ表示
器駆動回路（５ａ）〜（５ｈ）を介してＬＥＤ表示器（
６ａ）〜（６ｈ）に表示される部分は従来の場合と同様
である。
従来の回路構成にあったパルス信号出力バッファ（γ）
の代りにＢＯＤ出力バッファ（８ａ）〜（８ｈ）が設け
られており、積算値の各桁のＢＯＤ出力がこれらの出力
バッファ（＆ｌ）〜（８ｈ）を経由してデータ処理装置
□□□に送られる。
の代りにＢＯＤ出力バッファ（８ａ）〜（８ｈ）が設け
られており、積算値の各桁のＢＯＤ出力がこれらの出力
バッファ（＆ｌ）〜（８ｈ）を経由してデータ処理装置
□□□に送られる。
データ処理装置嬢にはＢＯＤデータを受信する為のディ
ジタル入力インタフェースボード（２３）が装備され、
システムバス（２１１を介して接続されているＣＰＵα
Ｄの命令により積算値をディジタル入力により各桁対応
に読み取ることができる。
ジタル入力インタフェースボード（２３）が装備され、
システムバス（２１１を介して接続されているＣＰＵα
Ｄの命令により積算値をディジタル入力により各桁対応
に読み取ることができる。
このデータは、−旦メモリボード（１４）の所定のＲＡ
Ｍ領域に格納され必要に応じてラインプリンタコントロ
ールボード（１２）を介してラインプリンタ（１３）に
よる記録及びデータ表示（特に図示していない）などに
使用される。
Ｍ領域に格納され必要に応じてラインプリンタコントロ
ールボード（１２）を介してラインプリンタ（１３）に
よる記録及びデータ表示（特に図示していない）などに
使用される。
なお、上記実施例では、ＢＯＤ出力バッファ（８ａ）〜
（８ｈ）とディジタル入力インタフェースポード（２３
１、ＯＰ Ｕ圓、システムハス（２Ｂ、メモリボードＩ
の組合せによるカウンタ（４ａ）〜（４ｈ）の積算値の
読み出し手段を示したが本発明の目的を損なわない範囲
で他の手段を用いても良い。また、機械式カウンタ（４
ａ） 〜（４ｈ） 、 ＨＯＤ出力バツファ（８ａ）〜
（８ｈ）の組合せの代りに不揮発性半導体ＲＡＭを用い
ても良い。なお、パルス信号の点数が増加しＢＯＤ出力
の信号線数が多くなった場合は、送信及び受信回路にＲ
８−２３２０などのシリアル伝送インタフェースを準備
すれは信号線を節約でき他の信号の授受にも利用できる
。
（８ｈ）とディジタル入力インタフェースポード（２３
１、ＯＰ Ｕ圓、システムハス（２Ｂ、メモリボードＩ
の組合せによるカウンタ（４ａ）〜（４ｈ）の積算値の
読み出し手段を示したが本発明の目的を損なわない範囲
で他の手段を用いても良い。また、機械式カウンタ（４
ａ） 〜（４ｈ） 、 ＨＯＤ出力バツファ（８ａ）〜
（８ｈ）の組合せの代りに不揮発性半導体ＲＡＭを用い
ても良い。なお、パルス信号の点数が増加しＢＯＤ出力
の信号線数が多くなった場合は、送信及び受信回路にＲ
８−２３２０などのシリアル伝送インタフェースを準備
すれは信号線を節約でき他の信号の授受にも利用できる
。
また、上記実施例では回転軸の積算回転数の例について
説明したが、燃料流量積算値など物理量の変化に応じて
電気的パルスを発生する方式の積算値に関する処理であ
れば上記実施例と同様の効果を奏する。
説明したが、燃料流量積算値など物理量の変化に応じて
電気的パルスを発生する方式の積算値に関する処理であ
れば上記実施例と同様の効果を奏する。
以上のように、この発明によれば不揮発性メモリを有す
る計数積算装置とこの計数積算装置に記憶された積算値
を読み出す手段により読み出すように構成したのでデー
タ処理の起動の都度イニシャル設定をする必要がなく、
また、データ処理装置の停電時など装置の不安定な過渡
状況下におけるデータの退避処理を行う必要がなく、計
数値も常に真の計数値を用いることができるため信頼性
の高いものが得られる効果がある。
る計数積算装置とこの計数積算装置に記憶された積算値
を読み出す手段により読み出すように構成したのでデー
タ処理の起動の都度イニシャル設定をする必要がなく、
また、データ処理装置の停電時など装置の不安定な過渡
状況下におけるデータの退避処理を行う必要がなく、計
数値も常に真の計数値を用いることができるため信頼性
の高いものが得られる効果がある。
第１図はこの発明の一実施例による積算データ処理装置
を示すブロック図、第２図は従来の積算データ処理装置
の構成を示すブロック図である。 （２）は回転数検出器、（４ａ）〜（４ｈ）は８桁分の
機械式パルスカウンタ、（８ａ）〜（８ｈ） ｌｄ Ｂ
ＯＤ 出力ｉ＜ッファ、（ｌυはＣＰＵ、Ｃ１４１はメ
モリボード、（２１）はシステムハス、Ｃ２３Ｎ−１：
ディジタル入力インタフェースポード、（３０）はデー
タ処理装置である。 なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第２図は従来の積算データ処理装置
の構成を示すブロック図である。 （２）は回転数検出器、（４ａ）〜（４ｈ）は８桁分の
機械式パルスカウンタ、（８ａ）〜（８ｈ） ｌｄ Ｂ
ＯＤ 出力ｉ＜ッファ、（ｌυはＣＰＵ、Ｃ１４１はメ
モリボード、（２１）はシステムハス、Ｃ２３Ｎ−１：
ディジタル入力インタフェースポード、（３０）はデー
タ処理装置である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 物理量の変化に応じて電気的パルスを発生するパルス発
生手段と、このパルス発生手段からのパルス信号を計数
する不揮発性メモリを有する計数積算装置と、この計数
積算装置に記憶された積算値の読み出し手段と、この読
み出した積算値を用いてデータ処理を行うデータ処理装
置とを備えた積算データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13316388A JPH01302916A (ja) | 1988-05-31 | 1988-05-31 | 積算データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13316388A JPH01302916A (ja) | 1988-05-31 | 1988-05-31 | 積算データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302916A true JPH01302916A (ja) | 1989-12-06 |
Family
ID=15098162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13316388A Pending JPH01302916A (ja) | 1988-05-31 | 1988-05-31 | 積算データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01302916A (ja) |
-
1988
- 1988-05-31 JP JP13316388A patent/JPH01302916A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4255809A (en) | Dual redundant error detection system for counters | |
| JPS5829096A (ja) | プロセス変数伝送器 | |
| CA1314599C (en) | System for the input and/or output of signals of a digital control system | |
| EP0356565A1 (en) | Solid-state reader device for a cumulative operations measurement system | |
| US4896288A (en) | Programmable controller input module | |
| US5900711A (en) | Stepping motor driving apparatus | |
| JPS60103401A (ja) | プロセス制御計算機 | |
| JPS55166757A (en) | Check unit for overlapping use of output instruction | |
| JPH04352209A (ja) | 情報処理装置 | |
| JPS60100297A (ja) | 感知ル−プ表示器 | |
| SU1677673A1 (ru) | Устройство дл фиксации параметров аварийного режима | |
| JPS62172268A (ja) | 故障監視装置 | |
| SU830477A1 (ru) | Преобразователь угла поворотаВАлА B КОд | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| SU362333A1 (ru) | УСТРОЙСТВО дл АВТОМАТИЧЕСКОЙ ПРОВЕРКИ | |
| KR920006006Y1 (ko) | 엔코더의 에러 검출회로 | |
| SU1383361A1 (ru) | Устройство дл контрол логического блока | |
| JPH0398129A (ja) | パリティエラー検出方式 | |
| KR850000437Y1 (ko) | 전원전압 지시 기능을 갖춘 수치 제어장치 | |
| JPS62222986A (ja) | エレベ−タの位置検出表示装置 | |
| JPH0226068Y2 (ja) | ||
| SU658527A1 (ru) | Устройство дл управлени автооператорными лини ми | |
| JPS63205852A (ja) | スピンドル回転異常検出回路 | |
| JPH03262981A (ja) | 断線検出方式 | |
| JPS6378212A (ja) | 半導体装置 |