JPS6378212A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、特にその電源電圧の変
動による誤動作に対する回路上の対策に関するものであ
る。

〔従来の技術〕

第３図及び第４図は従来装置において電源電圧が変動し
て、誤動作が発生した場合の回路上の対策を施したシス
テムの一例を示すブロック図である。第３図は中央処理
装置（以下ＣＰＵと略す）がメモリの実装されていない
領域を不正にアクセスしたことを検出する不正領域アク
セスエラー検出回路を示し、第４図はＣＰＵ１　ｃが誤
動作により停止または暴走した結果、プログラム領域を
アクセスしな（なったこと（タイムアウトエラー）を検
出するタイムアウトエラー検出回路を示す。

第３図中、７ＣはＣＰＵ、１０はｃｐｕより出力される
アドレス信号、ｌｌａはアドレスデコーダ、１２はメモ
リの無い領域をＣＰ　Ｕがアクセスしたことを示す不正
アドレスエラー信号、１３はＣＰＵがプログラム領域を
アクモスしていることを示すプログラム領域アクセス信
号、１４はプログラム領域アクセス信号によりそのカウ
ント値がリセットされるタイマカウンタ、１５はタイマ
カウンタがある一定値に達した時に出力されるタイムア
ウトエラー信号を示す。

次に動作について説明する。

第３図はＣＰＵ７　ｃの不正アドレスエラー検出回路を
説明しており、電源電圧の降下によりｃｐＵ７ｃは （ｉ）命令の読み取りを誤る、 （１１）データの読取りを誤る、 （ｉｉｉ　）命令、またはデータの処理を誤る、（ｉｖ
）外部回路の誤動作により誤った処理を行う、等の誤動
作を起こしその結果外部メモリを誤ってアクセスするこ
とがある。アドレスデコーダ１１はＣＰＵアドレス１０
をデコードし、メモリを実装していないメモリアドレス
への選択信号が出力された場合、これを不正領域アクセ
スエラー検出信号１２としてエラー表示またはエラー処
理のための割込みの発生に使用する。

また上記従来例の変形としてリード・オンリ・メモリが
実装されたアドレスの選択（８号と書き込み信号との論
理積をとって不正書き込みエラー検出信号として使用す
る場合もある。

第４図はＣＰＵ７　ｃの暴走および停止を検出する回路
を説明しており、前述と同様に電源電圧の降下によりＣ
ＰＵは上述の（ｉ）〜（ｉｖ）の原因で暴走および停止
に至ることがある。この時ＣＰＵは本来使用しているプ
ログラム領域を長時間に渡りアクセスしなくなる。これ
を検出する為ＣＰＵ７ｃのアドレス信号１０をアドレス
デコーダ１１によりデコードし、プログラム領域の選択
信号１３により、タイマカウンタ１４を毎回リセットす
る。ＣＰＵ７Ｃが暴走、あるいは停止によりプログラム
領域をアクセスしなくなれば、タイマカウンタ１４はあ
る一定期間カウントアンプを続け、Ｅｔ後にアップカウ
ントしてタイムアウトエラー信号１５を発生する。

〔発明が解決しようとする問題点〕

従来の誤動作検出装置は以上のように構成されているの
で、電源電圧変動による誤動作を１００％検出すること
ができず、また検出できた場合でもＣＰＵが不正アドレ
スエラー、タイムアウトエラーを発生す゛るまで検出で
きないので、最初に誤”動作が発生した時点よりこの検
出までに時間的な遅れが発生する。このため、誤動作発
生は検出できても誤動作の発生に対し、処置がとれない
場合がある。

本発明はかかる従来装置の問題点を解消するためになさ
れたもので、誤動作発生を１００％検出でき、また検出
を誤動作発生時直ちに行うか、もしくは未然に検出する
ことで、システムの電源電圧変動に対する信頼性を向上
させた半導体装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る半導体装置は、装置に印加される電源電
圧が規格範囲を越えて変化したことを検出する回路を装
置自身に付加するとともに、内部のステータス信号検出
信号の外部への出力、または割り込み発生により該電源
電圧の変動を報知する機能を付加したものである。

〔作用〕

この発明においては、電源電圧の規格値を越える変動に
対し、これをヰ食出する回路を内蔵することにより、誤
動作を未然に防ぐかもしくは誤動作が発生した場合でも
即座にこれに対処できるから、電源電圧の変動に対する
システムの信頼性が向上する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明における一実施例を示すものである。図にお
いて、４は本発明の対象である半導体装置、１は半導体
装置４に電源電圧を供給する第１の電源端子、２は接地
電位を与える接地端子、５は端子１に印加される電圧が
規定値以下になったことを検出する検出回路、６は検出
回路５の）食出信号を記憶保持する記憶回路、３は回路
５゜６に電源電圧を供給する第２の電源端子、７ａは本
半導体装置の機能を実現する内部回路、８は外部に電源
電圧の変動が発生した旨の情）Ｕを出力する端子である
。

また第２図は本発明の他の実施例による中央処理装置を
内蔵した半導体装置で、図中、１〜５は第１図と同様の
ものであり、７ｂは中央処理袋に、９は検出回路５より
電源電圧変動の検出信号を受けて動作する割り込み回路
である。

次に第１図の動作について説明する。まず図中、端子１
．３には全（別系統の電源が印加されている。但し停電
事故による影響を防ぐため端子３に　。

はＤＣ電源等の無停電電源が印加されることが望ましい
。

電源端子１に印加されている電圧が瞬停または電源装置
の異常等により一時的に低下した場合、この電圧値が規
定値（通常は半導体装置の動作保証範囲）より低くなる
と、検出回路５がこれを検出し、検出信号を発し、記憶
回路６に書き込みを行う。この記憶回路６の内容を木製
こ外部のｃｐＵが読み出すかまたは、記ｔｏ回路の内容
を外部に出力する出力端子８をモニタすることによって
誤動作の発生が確認され、しかるべき処理が行われる。

第２図は本発明を中央処理装置に適用した場合で、検出
装置５より出力される検出信号は割り込み発生回路９へ
入力され中央処理装置７ｂに誤動作に対応した処理を行
わせる。

なお、上記実施例では、電源電圧の低下を検出する回路
の電源は別系統のものとしたが、回路上の工夫により半
導体装置と同一電源とすることも勿論可能である。

また、第１図の実施例では記憶回路を有するものを示し
たが、該記憶回路を除くことも勿論可能である。

また、第１図の実施例では検出信号を半導体装置外部へ
出力するようにしたものを示したが、該検出信号を内部
ステータス信号として内部回路に出力するものであって
もよく、上記実施例と同様の効果を奏する。

更にまた上記第２図の実施例では中央処理装置及び割込
み発生回路を内蔵したものを示したが、該別込み発生回
路が記憶回路を有するものであってもよく、上記実施例
と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、電源電圧の低下を検
出する回路を付加することにより、誤動作が発生する以
前にこれを検知することが可能であり、また電源電圧の
変動が急激で仮に誤動作が発生したとしてもこれを即座
にかつ１００％検出することが可能であり、信頼性の高
い半導体装置を得ることができる。

【図面の簡単な説明】 第１図は本発明の一実施例による、電源電圧変動を検出
する回路を内蔵した半導体装ヱを示す図、第２図は本発
明の他の実施例による、電源電圧変動を検出する回路を
内蔵した中央処理装置を示す図、第３図は従来の不正領
域アクセスエラーを検出する回路例を示す図、第４図は
タイムアウトエラーを検出する回路例を示す図である。 図中、１は第１の電源端子、２は接地端子、３は第２の
電源端子、４は半導体装置、５は検出回路、６は記憶回
路、７ａは内部回路、７ｂは中央処理装置、７ｃはシス
テム内の中央処理装置、８は電源電圧変動検出信号出力
端子、９は割り込み発生回路、１０は中央処理装置のア
ドレス信号、１１はアドレスデコーダ、１２は不正領域
アクセスエラー検出信号、１３はプログラム領域アクセ
ス信号、１４はタイマカウンク、１５はタイムアウトエ
ラー検出回路である。

Claims (4)

【特許請求の範囲】
1. （１）所定範囲の電源電圧のもとで動作するよう設計さ
   れた半導体装置において、 前記電源電圧の電圧値が規定範囲を越えて変化した場合
   にこれを検出する検出回路を内蔵したことを特徴とする
   半導体装置。
2. （２）上記検出回路からの信号を保持する記憶回路を内
   蔵したことを特徴とする特許請求の範囲第１項記載の半
   導体装置。
3. （３）上記検出回路の検出信号を外部に出力するための
   外部端子を有することを特徴とする特許請求の範囲第１
   項記載の半導体装置。
4. （４）上記検出回路からの検出信号により内蔵の中央処
   理装置に割込みを発生する割込み発生回路を内蔵したこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   。