JPH01303547A - 情報記憶制御システム - Google Patents
情報記憶制御システムInfo
- Publication number
- JPH01303547A JPH01303547A JP63133620A JP13362088A JPH01303547A JP H01303547 A JPH01303547 A JP H01303547A JP 63133620 A JP63133620 A JP 63133620A JP 13362088 A JP13362088 A JP 13362088A JP H01303547 A JPH01303547 A JP H01303547A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- volatile
- control device
- cache memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、情報記憶制御システムに関するものである。
（従来の技術）
従来、ハード・ディスク・ドライブ装置（ＨＤＤ）のデ
ィレクトリやファイルアロケーションテーブルのような
アクセス頻度の高い領域を処理するものであって、キャ
ッシュメモリを備えた情報記憶制御システムとしては第
２図に示されるようなものがある。第２図は、この情報
記憶制御システムの構成を示すブロック図であり、この
情報記憶制御システムは、ホストコンピュータ１、メモ
リ制御装置２、外部メモリ装置３、揮発性キャッシュメ
モリ６、キャッシュ管理装置７とからなり、揮発性キャ
ッシュメモリ６とキャッシュ管理装置７とから揮発性記
憶手段としての揮発性記憶装置９が構成される。
ィレクトリやファイルアロケーションテーブルのような
アクセス頻度の高い領域を処理するものであって、キャ
ッシュメモリを備えた情報記憶制御システムとしては第
２図に示されるようなものがある。第２図は、この情報
記憶制御システムの構成を示すブロック図であり、この
情報記憶制御システムは、ホストコンピュータ１、メモ
リ制御装置２、外部メモリ装置３、揮発性キャッシュメ
モリ６、キャッシュ管理装置７とからなり、揮発性キャ
ッシュメモリ６とキャッシュ管理装置７とから揮発性記
憶手段としての揮発性記憶装置９が構成される。
ホストコンピュータ１はデータの入出力をメモリ制御装
置２に指示する。メモリ制御装置２はこのシステムの各
構成部を制御する。外部メモリ装置３はメモリ制御装置
２から送られるデータを記憶するもので、大容量のデー
タを記憶する。揮発性キャッシュメモリ６はｎ個のブロ
ックからなり、キャッシュ管理装置７の制御のもとに外
部メモリ装置３にアクセスのあったデータ等を記憶する
。
置２に指示する。メモリ制御装置２はこのシステムの各
構成部を制御する。外部メモリ装置３はメモリ制御装置
２から送られるデータを記憶するもので、大容量のデー
タを記憶する。揮発性キャッシュメモリ６はｎ個のブロ
ックからなり、キャッシュ管理装置７の制御のもとに外
部メモリ装置３にアクセスのあったデータ等を記憶する
。
キャッシュ管理装置７はホストコンピュータ１からメモ
リ制御装置２を介してアクセス要求をうけると、揮発性
キャッシュメモリ６の各ブロックに対してのアクセス回
数を記憶したり、アクセス回数の多いブロックよりサー
チを始めたり、揮発性キャッシュメモリ６の制御を行う
。
リ制御装置２を介してアクセス要求をうけると、揮発性
キャッシュメモリ６の各ブロックに対してのアクセス回
数を記憶したり、アクセス回数の多いブロックよりサー
チを始めたり、揮発性キャッシュメモリ６の制御を行う
。
次にこの情報記憶制御システムの動作を説明する。
ホストコンピュータ１からアクセス要求がメモリ制御装
置２に送られると、メモリ制御装置２は要求されたデー
タが揮発性キャッシュメモリ６にあるか否かをキャッシ
ュ管理袋＠７に判別させる。
置２に送られると、メモリ制御装置２は要求されたデー
タが揮発性キャッシュメモリ６にあるか否かをキャッシ
ュ管理袋＠７に判別させる。
揮発性キャッシュメモリ６に当該データがあればメモリ
制御装置２を介してホストコンピュータ１へ当該データ
が転送される。
制御装置２を介してホストコンピュータ１へ当該データ
が転送される。
揮発性キャッシュメモリ６に当該データがなければ、メ
モリ制御装置２は外部メモリ装置３にあるか否かを判別
する。
モリ制御装置２は外部メモリ装置３にあるか否かを判別
する。
外部メモリ装置３に当該データがあればメモリ制御装置
２を介してホストコンピュータ１へ当該データが転送さ
れる。続いてメモリ制御装置２は当該データを書込むべ
き「空き」が揮発性キャラ □シュメモリ６にあるか否
かをキャッシュ管理装置７に判別させる。
２を介してホストコンピュータ１へ当該データが転送さ
れる。続いてメモリ制御装置２は当該データを書込むべ
き「空き」が揮発性キャラ □シュメモリ６にあるか否
かをキャッシュ管理装置７に判別させる。
「空き」があれば当該データは揮発性キャッシュメモリ
６に書込まれるが、「空き」がなければ揮発性キャッシ
ュメモリ６のキャッシュ内のアクセス頻度の低いデータ
とおきかえて書込まれる。
６に書込まれるが、「空き」がなければ揮発性キャッシ
ュメモリ６のキャッシュ内のアクセス頻度の低いデータ
とおきかえて書込まれる。
また、ホストコンピュータ１から書込み要求をメモリ制
御装置２に送ると、メモリ制御装置２は書込むべきデー
タが揮発性キャッシュメモリ６にすでにあるか否かをキ
ャッシュ管理装置７に判別させる。揮発性キャッシニメ
モリ６にあればそのままで、揮発性キャッシュメモリ６
になければライトスルーによって外部メモリ装置３に当
該データが書込まれる。
御装置２に送ると、メモリ制御装置２は書込むべきデー
タが揮発性キャッシュメモリ６にすでにあるか否かをキ
ャッシュ管理装置７に判別させる。揮発性キャッシニメ
モリ６にあればそのままで、揮発性キャッシュメモリ６
になければライトスルーによって外部メモリ装置３に当
該データが書込まれる。
ところで、揮発性キャッシュメモリ６に記憶されている
データは、電力供給が切断されると消失してしまうので
、電力投入直後には、上記のホストコンピュータからの
アクセス要求に対する処理において、揮発性キャッシュ
メモリ６が有効にその機能を果すことはなく、外部メモ
リ装置３が作動する（ライトスルー等）ことになる。し
かしながら、外部メモリ装置３に対するアクセス所用時
間は、揮発性キャッシュメモリ６に対するそれよりもか
なり長い。したがって、電源を一旦切断した後のデータ
処理では電源を切断する前に比べて長時間を要すること
になった。
データは、電力供給が切断されると消失してしまうので
、電力投入直後には、上記のホストコンピュータからの
アクセス要求に対する処理において、揮発性キャッシュ
メモリ６が有効にその機能を果すことはなく、外部メモ
リ装置３が作動する（ライトスルー等）ことになる。し
かしながら、外部メモリ装置３に対するアクセス所用時
間は、揮発性キャッシュメモリ６に対するそれよりもか
なり長い。したがって、電源を一旦切断した後のデータ
処理では電源を切断する前に比べて長時間を要すること
になった。
（発明が解決しようとする課題）
このように従来の情報記憶制御システムは、−旦電源を
切断すると、使用した揮発性メモリ内のデータは消えて
しまうため、再び電源を投入した場合、外部メモリへア
クセスすることになるために長時間を要するという問題
があった。
切断すると、使用した揮発性メモリ内のデータは消えて
しまうため、再び電源を投入した場合、外部メモリへア
クセスすることになるために長時間を要するという問題
があった。
本発明はこのような問題点に鑑みてなされたもので、そ
の目的とするところは、電源の切断・投入の繰返しに拘
らずアクセス処理を短時間で行うことのできる情報記憶
制御システムを提供することにある。
の目的とするところは、電源の切断・投入の繰返しに拘
らずアクセス処理を短時間で行うことのできる情報記憶
制御システムを提供することにある。
［発明の構成］
（課題を解決するための手段）
前記目的を達成するために本発明は、情報の記憶を行う
外部メモリ装置と、前記メモリ装置に少なくとも１度ア
クセスされた情報を記憶する揮発性記憶手段と、前記揮
発性記憶手段に記憶された情報のうち使用頻度の高い情
報を記憶する不揮発性記憶手段と、前記外部メモリ装置
と揮発性記憶手段と不揮発性記憶手段との間の情報の制
御を行うメモリ制御装置とを具備することを特徴とする
ものである。
外部メモリ装置と、前記メモリ装置に少なくとも１度ア
クセスされた情報を記憶する揮発性記憶手段と、前記揮
発性記憶手段に記憶された情報のうち使用頻度の高い情
報を記憶する不揮発性記憶手段と、前記外部メモリ装置
と揮発性記憶手段と不揮発性記憶手段との間の情報の制
御を行うメモリ制御装置とを具備することを特徴とする
ものである。
（作 用）
本発明では、外部メモリ装置情報によっての情報が記憶
され、前記メモリ装置に少なくとも１度アクセスされた
情報は揮発性記憶手段によって記憶され、前記揮発性記
憶手段に記憶された情報のうち使用頻度の高い情報は不
揮発性記憶手段によって記憶される。前記外部メモリ装
置と揮発性記憶手段と不揮発性記憶手段との間の情報の
制御はメモリ制御装置によって行われる。
され、前記メモリ装置に少なくとも１度アクセスされた
情報は揮発性記憶手段によって記憶され、前記揮発性記
憶手段に記憶された情報のうち使用頻度の高い情報は不
揮発性記憶手段によって記憶される。前記外部メモリ装
置と揮発性記憶手段と不揮発性記憶手段との間の情報の
制御はメモリ制御装置によって行われる。
したがって、アクセス頻度の高い領域は不揮発性キャッ
シュメモリ５内に書込まれ、電源切断によって消失する
ことはないので、電源を再投入した直後から高速なデー
タ転送が可能となる。
シュメモリ５内に書込まれ、電源切断によって消失する
ことはないので、電源を再投入した直後から高速なデー
タ転送が可能となる。
（実施例）
以下、図面に基づいて本発明の一実施例を詳細に説明す
る。
る。
第１図は、本発明の一実施例に係る情報記憶制御システ
ムの構成を示すブロック図であり、この情報記憶制御シ
ステムは、ホストコンピュータ１、メモリ制御装置２、
外部メモリ装置３、キャッシュ管理装置４、不揮発性キ
ャッシュメモリ５、揮発性キャッシュメモリ６、キャッ
シュ管理装置７とからなり、キャッシュ管理装置４、不
揮発性キャッシュメモリ５とから不揮発性記憶手段とし
ての不揮発性記憶装置８が構成され、揮発性キャッシュ
メモリ６とキャッシュ管理装置７とから揮発性記憶手段
としての揮発性記憶装置９が構成される。
ムの構成を示すブロック図であり、この情報記憶制御シ
ステムは、ホストコンピュータ１、メモリ制御装置２、
外部メモリ装置３、キャッシュ管理装置４、不揮発性キ
ャッシュメモリ５、揮発性キャッシュメモリ６、キャッ
シュ管理装置７とからなり、キャッシュ管理装置４、不
揮発性キャッシュメモリ５とから不揮発性記憶手段とし
ての不揮発性記憶装置８が構成され、揮発性キャッシュ
メモリ６とキャッシュ管理装置７とから揮発性記憶手段
としての揮発性記憶装置９が構成される。
ホストコンピュータ１はデータの入出力をメモリ制御装
置２に指示する。メモリ制御装置２はこのシステムの各
構成部を制御する。外部メモリ装置３はメモリ制御装置
２から送られるデータを記憶するもので、大容量のデー
タを記憶できる。
置２に指示する。メモリ制御装置２はこのシステムの各
構成部を制御する。外部メモリ装置３はメモリ制御装置
２から送られるデータを記憶するもので、大容量のデー
タを記憶できる。
キャッシュ管理装置４は不揮発性キャッシュメモリ５を
制御する。不揮発性キャッシュメモリ５はキャッシュ管
理装置４の制御のもとに外部メモリ装置３内のデータや
ホストコンピュータ１から入力されたデータのうちアク
セス頻度の高いデータとこれらの各データのアクセス頻
度とを記憶する。揮発性キャッシュメモリ６はキャッシ
ュ管理装置７の制御のもとに外部メモリ装置３にアクセ
スのあったデータ等を記憶する。キャッシュ管理装置７
は揮発性キャッシュメモリ６を制御する。
制御する。不揮発性キャッシュメモリ５はキャッシュ管
理装置４の制御のもとに外部メモリ装置３内のデータや
ホストコンピュータ１から入力されたデータのうちアク
セス頻度の高いデータとこれらの各データのアクセス頻
度とを記憶する。揮発性キャッシュメモリ６はキャッシ
ュ管理装置７の制御のもとに外部メモリ装置３にアクセ
スのあったデータ等を記憶する。キャッシュ管理装置７
は揮発性キャッシュメモリ６を制御する。
次にこの情報記憶制御システムの動作を説明する。
ホストコンピュータ１からアクセス要求がメモリ制御装
置２に送られると、メモリ制御装置２は要＊されたデー
タが不揮発性キャッシュメモリ５にあるか否かをキャッ
シュ管理装置４に判別させる。
置２に送られると、メモリ制御装置２は要＊されたデー
タが不揮発性キャッシュメモリ５にあるか否かをキャッ
シュ管理装置４に判別させる。
不揮発性キャッシュメモリ５に当該データがあればメモ
リ制御装置２を介してホストコンピュータ１へ当該デー
タが転送される。
リ制御装置２を介してホストコンピュータ１へ当該デー
タが転送される。
不揮発性キャッシュメモリ５に当該データがなければ、
メモリ制御装置２は揮発性キャッシュメモリ６にあるか
否かをキャッシュ管理装置７に判別させる。
メモリ制御装置２は揮発性キャッシュメモリ６にあるか
否かをキャッシュ管理装置７に判別させる。
揮発性キャッシュメモリ６に当該データがあればメモリ
制御装置２を介してホストコンピュータ１へ当該デー・
夕が転送される。
制御装置２を介してホストコンピュータ１へ当該デー・
夕が転送される。
揮発性キャッシュメモリ６に当該データがなければ、メ
モリ制御装置２は外部メモリ装置３にあるか否かを判別
する。
モリ制御装置２は外部メモリ装置３にあるか否かを判別
する。
外部メモリ装置３に当該データがあればメモリ制御装置
２を介してホストコンピュータ１へ当該データが転送さ
れる。この場合、続いてメモリ制御装置２は当該データ
を書込むべき「空き」が揮発性キャッシュメモリ６にあ
るか否かをキャッシュ管理装置７に判別させる。「空き
」があれば当該データは揮発性キャッシュメモリ６に書
込まれるが、「空き」がなければ揮発性キャッシュメモ
リ６のキャッシュ内のアクセス頻度の低いデータとおき
かえて書込まれる。
２を介してホストコンピュータ１へ当該データが転送さ
れる。この場合、続いてメモリ制御装置２は当該データ
を書込むべき「空き」が揮発性キャッシュメモリ６にあ
るか否かをキャッシュ管理装置７に判別させる。「空き
」があれば当該データは揮発性キャッシュメモリ６に書
込まれるが、「空き」がなければ揮発性キャッシュメモ
リ６のキャッシュ内のアクセス頻度の低いデータとおき
かえて書込まれる。
また、ホストコンピュータ１から書込み要求がメモリ制
御装置２に送られると、メモリ制御装置２は書込むべき
データが不揮発性キャッシュメモリらにすでにあるか否
かをキャッシュ管理装置４４こ判別させる。不揮発性キ
ャッシュメモリ５にあればそのままで、不揮発性キャッ
シュメモリ５になければライトスルーによって外部メモ
リ装置３に当該データが書込まれる。
御装置２に送られると、メモリ制御装置２は書込むべき
データが不揮発性キャッシュメモリらにすでにあるか否
かをキャッシュ管理装置４４こ判別させる。不揮発性キ
ャッシュメモリ５にあればそのままで、不揮発性キャッ
シュメモリ５になければライトスルーによって外部メモ
リ装置３に当該データが書込まれる。
一方、ホストコンピュータ１からの信号がメモリ制御装
置２に送られないときには、メモリ制御装置２はキャッ
シュ管理装置７とキャッシュ管理装置４を作動させ、揮
発性キャッシュメモリ６内に不揮発性キャッシュメモリ
５よりもアクセス頻度の高いデータがあればそれを不揮
発性キャッシュメモリ５に移動させる。そして不揮発性
キャッシュメモリ５内のデータはメモリ制御装置２を介
して、外部メモリ装置３に書込まれ、さらに当該デ−夕
のうち揮発性キャッシュメモリ６内のデータよりもアク
セス頻度の高いデータは揮発性キャッシュメモリ６にも
書込まれる。
置２に送られないときには、メモリ制御装置２はキャッ
シュ管理装置７とキャッシュ管理装置４を作動させ、揮
発性キャッシュメモリ６内に不揮発性キャッシュメモリ
５よりもアクセス頻度の高いデータがあればそれを不揮
発性キャッシュメモリ５に移動させる。そして不揮発性
キャッシュメモリ５内のデータはメモリ制御装置２を介
して、外部メモリ装置３に書込まれ、さらに当該デ−夕
のうち揮発性キャッシュメモリ６内のデータよりもアク
セス頻度の高いデータは揮発性キャッシュメモリ６にも
書込まれる。
かくして本実施例によればアクセス頻度の高い領域のデ
ータに関して、書込み・読込み動作においてキャッシュ
することにより、高速なデータ転送が可能となる。また
、電源投入直後においても、電源切断以前にアクセス頻
度の高かった領域は不揮発性キャッシュメモリ５内に書
込まれているので、電源切断によって消失することはな
く、したがって電源を再投入した直後から高速なデータ
転送が可能となる。
ータに関して、書込み・読込み動作においてキャッシュ
することにより、高速なデータ転送が可能となる。また
、電源投入直後においても、電源切断以前にアクセス頻
度の高かった領域は不揮発性キャッシュメモリ５内に書
込まれているので、電源切断によって消失することはな
く、したがって電源を再投入した直後から高速なデータ
転送が可能となる。
［発明の効果］
以上詳細に説明したように本発明によれば、電源の切断
・投入の繰返しに拘らずアクセス処理を短時間で行うこ
とのできる情報記憶制御システムを提供することができ
る。
・投入の繰返しに拘らずアクセス処理を短時間で行うこ
とのできる情報記憶制御システムを提供することができ
る。
第１図は本発明の一実施例に係る情報記憶制御システム
の構成を示すブロック図、第２図は従来の情報記憶制御
システムの構成を示すブロック図である。 １・・・ホストコンピュータ、２・・・メモリ制御装置
、３・・・外部メモリ装置、４・・・キャッシュ管理装
置、５・・・不揮発性キャッシュメモリ、６・・・揮発
性キャッシュメモリ、７・・・キャッシュ管理装置出願
人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図 第２図
の構成を示すブロック図、第２図は従来の情報記憶制御
システムの構成を示すブロック図である。 １・・・ホストコンピュータ、２・・・メモリ制御装置
、３・・・外部メモリ装置、４・・・キャッシュ管理装
置、５・・・不揮発性キャッシュメモリ、６・・・揮発
性キャッシュメモリ、７・・・キャッシュ管理装置出願
人 株式会社 東芝 代理人 弁理士 須 山 佐 − 第１図 第２図
Claims (1)
- 【特許請求の範囲】 情報の記憶を行う外部メモリ装置と、 前記外部メモリ装置に少なくとも１度アクセスされた情
報を記憶する揮発性記憶手段と、前記揮発性記憶手段に
記憶された情報のうち使用頻度の高い情報を記憶する不
揮発性記憶手段と、前記外部メモリ装置と前記揮発性記
憶手段と前記不揮発性記憶手段の制御を行うメモリ制御
装置とを具備することを特徴とする情報記憶制御システ
ム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133620A JPH01303547A (ja) | 1988-05-31 | 1988-05-31 | 情報記憶制御システム |
| KR1019890007538A KR910008678B1 (ko) | 1988-05-31 | 1989-05-31 | 정보 기억 제어 시스템 |
| US07/744,831 US5175842A (en) | 1988-05-31 | 1991-08-13 | Data storage control system capable of reading data immediately after powered on |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63133620A JPH01303547A (ja) | 1988-05-31 | 1988-05-31 | 情報記憶制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01303547A true JPH01303547A (ja) | 1989-12-07 |
Family
ID=15109077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63133620A Pending JPH01303547A (ja) | 1988-05-31 | 1988-05-31 | 情報記憶制御システム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH01303547A (ja) |
| KR (1) | KR910008678B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006134321A (ja) * | 2004-10-21 | 2006-05-25 | Microsoft Corp | システムパフォーマンスを改善するための外部メモリデバイスの使用 |
| JP2010033578A (ja) * | 2008-07-30 | 2010-02-12 | Samsung Electronics Co Ltd | データ管理方法、記録媒体及びデータ保存システム |
| US8914557B2 (en) | 2005-12-16 | 2014-12-16 | Microsoft Corporation | Optimizing write and wear performance for a memory |
| US9032151B2 (en) | 2008-09-15 | 2015-05-12 | Microsoft Technology Licensing, Llc | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot |
| US9361183B2 (en) | 2008-09-19 | 2016-06-07 | Microsoft Technology Licensing, Llc | Aggregation of write traffic to a data store |
| US10216637B2 (en) | 2004-05-03 | 2019-02-26 | Microsoft Technology Licensing, Llc | Non-volatile memory cache performance improvement |
| JP2024528369A (ja) * | 2021-06-29 | 2024-07-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 不揮発性メモリのコントローラの書き込みキャッシュ内へのデータのミラーリング |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135563A (ja) * | 1983-01-24 | 1984-08-03 | Hitachi Ltd | デイスク・キヤツシユ装置を有する計算機システム |
-
1988
- 1988-05-31 JP JP63133620A patent/JPH01303547A/ja active Pending
-
1989
- 1989-05-31 KR KR1019890007538A patent/KR910008678B1/ko not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135563A (ja) * | 1983-01-24 | 1984-08-03 | Hitachi Ltd | デイスク・キヤツシユ装置を有する計算機システム |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10216637B2 (en) | 2004-05-03 | 2019-02-26 | Microsoft Technology Licensing, Llc | Non-volatile memory cache performance improvement |
| US8909861B2 (en) | 2004-10-21 | 2014-12-09 | Microsoft Corporation | Using external memory devices to improve system performance |
| US8006037B2 (en) | 2004-10-21 | 2011-08-23 | Microsoft Corporation | Using external memory devices to improve system performance |
| JP2012181863A (ja) * | 2004-10-21 | 2012-09-20 | Microsoft Corp | システムパフォーマンスを改善するための外部メモリデバイスの使用 |
| JP2006134321A (ja) * | 2004-10-21 | 2006-05-25 | Microsoft Corp | システムパフォーマンスを改善するための外部メモリデバイスの使用 |
| US9317209B2 (en) | 2004-10-21 | 2016-04-19 | Microsoft Technology Licensing, Llc | Using external memory devices to improve system performance |
| US9690496B2 (en) | 2004-10-21 | 2017-06-27 | Microsoft Technology Licensing, Llc | Using external memory devices to improve system performance |
| US8914557B2 (en) | 2005-12-16 | 2014-12-16 | Microsoft Corporation | Optimizing write and wear performance for a memory |
| US9529716B2 (en) | 2005-12-16 | 2016-12-27 | Microsoft Technology Licensing, Llc | Optimizing write and wear performance for a memory |
| US11334484B2 (en) | 2005-12-16 | 2022-05-17 | Microsoft Technology Licensing, Llc | Optimizing write and wear performance for a memory |
| JP2010033578A (ja) * | 2008-07-30 | 2010-02-12 | Samsung Electronics Co Ltd | データ管理方法、記録媒体及びデータ保存システム |
| US9032151B2 (en) | 2008-09-15 | 2015-05-12 | Microsoft Technology Licensing, Llc | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot |
| US10387313B2 (en) | 2008-09-15 | 2019-08-20 | Microsoft Technology Licensing, Llc | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot |
| US9448890B2 (en) | 2008-09-19 | 2016-09-20 | Microsoft Technology Licensing, Llc | Aggregation of write traffic to a data store |
| US9361183B2 (en) | 2008-09-19 | 2016-06-07 | Microsoft Technology Licensing, Llc | Aggregation of write traffic to a data store |
| US10509730B2 (en) | 2008-09-19 | 2019-12-17 | Microsoft Technology Licensing, Llc | Aggregation of write traffic to a data store |
| JP2024528369A (ja) * | 2021-06-29 | 2024-07-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 不揮発性メモリのコントローラの書き込みキャッシュ内へのデータのミラーリング |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890017711A (ko) | 1989-12-16 |
| KR910008678B1 (ko) | 1991-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5175842A (en) | Data storage control system capable of reading data immediately after powered on | |
| EP0978040B1 (en) | Memory device | |
| KR100193779B1 (ko) | 반도체 디스크 장치 | |
| US8214581B2 (en) | System and method for cache synchronization | |
| JP2804115B2 (ja) | ディスクファイルシステム | |
| US4423479A (en) | Cache/disk subsystem with acquire write command | |
| JPH01303547A (ja) | 情報記憶制御システム | |
| JP2003256269A (ja) | 不揮発性記憶装置の制御方法及びメモリ装置 | |
| JPS6331805B2 (ja) | ||
| JPH0239256A (ja) | メモリシステム | |
| JPH05258585A (ja) | ファイル装置 | |
| JPS62130440A (ja) | キヤツシユサブシステム | |
| JPH0520196A (ja) | デイスク・キヤツシユ制御装置 | |
| JP3183661B2 (ja) | ディスク制御装置 | |
| JP2912771B2 (ja) | メモリカード装置 | |
| JPH0477938A (ja) | データ記憶方法 | |
| JP2912657B2 (ja) | ファイルアクセス処理装置 | |
| JPS603224B2 (ja) | ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式 | |
| JPH08249235A (ja) | キャッシングシステム | |
| JPH10254781A (ja) | 補助記憶装置 | |
| JPS61276040A (ja) | 論理フアイルアクセス方式 | |
| JPH02213962A (ja) | ディスクキャッシュにおけるキャッシュメモリ制御方式 | |
| JP2659979B2 (ja) | コンピュータシステム | |
| JPH08185272A (ja) | ディスクキャッシュをもつ磁気ディスク装置 | |
| JPH0250743A (ja) | 外部記憶サブシステム |