JPS6331805B2 - - Google Patents
Info
- Publication number
- JPS6331805B2 JPS6331805B2 JP54063008A JP6300879A JPS6331805B2 JP S6331805 B2 JPS6331805 B2 JP S6331805B2 JP 54063008 A JP54063008 A JP 54063008A JP 6300879 A JP6300879 A JP 6300879A JP S6331805 B2 JPS6331805 B2 JP S6331805B2
- Authority
- JP
- Japan
- Prior art keywords
- disk
- data
- cache
- mode
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明は情報処理システムで使用されるデイス
クキヤツシユ制御方式に関する。
クキヤツシユ制御方式に関する。
従来、電子計算拶の外部記憶装置としては磁気
デイスク装置や磁気ドラム装置などが多く用いら
れてきたが、これらはその構造上アクセス時間を
数ミリセカンドより短くすることは著しく困難で
ある。また、これよりも高速の記憶装置は高価な
ため、大容量の記憶手段としては使用できない。
そこで、これら両者の欠点を補うものとしてデイ
スクキヤツシユが発表されている。これは磁気デ
イスク中の最近アクセスされたデータをデイスク
キヤツシユ中に記憶しておき、以後そのデータに
対してアクセスがあつたときには磁気デイスクに
対してでなくデイスクキヤツシユにアクセスする
ことにより平均アクセス時間の短縮を経済的に図
つたものである。そのアクセス時間はプログラム
がアクセスしようとするデータがデイスクキヤツ
シユ中にある場合（ヒツト率）によつて定まり、
これはプログラムやフアイルの性質に大きく依存
する。
デイスク装置や磁気ドラム装置などが多く用いら
れてきたが、これらはその構造上アクセス時間を
数ミリセカンドより短くすることは著しく困難で
ある。また、これよりも高速の記憶装置は高価な
ため、大容量の記憶手段としては使用できない。
そこで、これら両者の欠点を補うものとしてデイ
スクキヤツシユが発表されている。これは磁気デ
イスク中の最近アクセスされたデータをデイスク
キヤツシユ中に記憶しておき、以後そのデータに
対してアクセスがあつたときには磁気デイスクに
対してでなくデイスクキヤツシユにアクセスする
ことにより平均アクセス時間の短縮を経済的に図
つたものである。そのアクセス時間はプログラム
がアクセスしようとするデータがデイスクキヤツ
シユ中にある場合（ヒツト率）によつて定まり、
これはプログラムやフアイルの性質に大きく依存
する。
デイスク上のフアイルには、順編成フアイルと
乱編成フアイルのように構造の異なるものがあ
り、また、一時的なワークフアイルと恒久的なフ
アイルのように用途の異なるものがある。従つ
て、デイスクキヤツシユの動作をこれらフアイル
の構造、用途に応じて変更することによりデイス
クキヤツシユの性能を向上できる。例えば、順編
成フアイルではデイスク上の連続したエリアが順
次使用される確率が高いため、デイスクからデイ
スクキヤツシユへのロード単位（ミスヒツト時に
デイスクからデイスクキヤツシユに転送するデー
タ量）を大きくすることによつてミスヒツトに続
くロード単位内へのアクセスが全てヒツトするこ
とになり、ヒツト率を向上させることができる。
但し、乱編成フアイルでは順次連続エリアが使用
される確率が低いため、ロード単位をあまり大き
くすると、このロードのために逆により使用頻度
の高い他のデータをデイスクキヤツシユから追い
出すことになり、ヒツト率が低下する。
乱編成フアイルのように構造の異なるものがあ
り、また、一時的なワークフアイルと恒久的なフ
アイルのように用途の異なるものがある。従つ
て、デイスクキヤツシユの動作をこれらフアイル
の構造、用途に応じて変更することによりデイス
クキヤツシユの性能を向上できる。例えば、順編
成フアイルではデイスク上の連続したエリアが順
次使用される確率が高いため、デイスクからデイ
スクキヤツシユへのロード単位（ミスヒツト時に
デイスクからデイスクキヤツシユに転送するデー
タ量）を大きくすることによつてミスヒツトに続
くロード単位内へのアクセスが全てヒツトするこ
とになり、ヒツト率を向上させることができる。
但し、乱編成フアイルでは順次連続エリアが使用
される確率が低いため、ロード単位をあまり大き
くすると、このロードのために逆により使用頻度
の高い他のデータをデイスクキヤツシユから追い
出すことになり、ヒツト率が低下する。
実システムでは各種構造、用途のフアイルが混
在しているが、従来のデイスクキヤツシユには動
作モードを動的に切替える機能がないので、各フ
アイルの個々の構造や用途に適したデイスクキヤ
ツシユの動作制御はできない。
在しているが、従来のデイスクキヤツシユには動
作モードを動的に切替える機能がないので、各フ
アイルの個々の構造や用途に適したデイスクキヤ
ツシユの動作制御はできない。
本発明の目的はデイスクの記憶領域ごとに動作
モードを設定し使用領域ごとに動作モードを切替
えることによりフアイルの構造、用途に動的に適
応できる性能の高いデイスクキヤツシユ制御方式
を提供することにある。
モードを設定し使用領域ごとに動作モードを切替
えることによりフアイルの構造、用途に動的に適
応できる性能の高いデイスクキヤツシユ制御方式
を提供することにある。
次に本発明について図面を参照して詳細に説明
する。なお、図中の点線は制御信号の流れを示
し、実線はデータの流れを示す。
する。なお、図中の点線は制御信号の流れを示
し、実線はデータの流れを示す。
本発明の第一の実施例を示す第１図において、
参照数字１はチヤンネルインタフエース回路、参
照数字２は小容量のバツフア回路、参照数字３は
デバイスインタフエース回路、参照数字７はキヤ
ツシユメモリであり、データはこれらの間で転送
される。例えば、読取り指令でデータがキヤツシ
ユメモリ上にあるとキヤツシユメモリ７からチヤ
ネルインターフエース回路１を介してデータが送
られ、キヤツシユメモリ上にないと、デバイスイ
ンターフエース回路３を介してデイスクに読取り
指令を出し、デイスクからのデータは前記回路３
を介してバツフア回路２にはいり、前記インター
フエース回路１を介して転送される。バツフア回
路２のバツフアサイズはキヤツシユメモリのロー
ド単位と同じ大きさで、デイスクからの転送はこ
のバツフアサイズを満すまで行なわれるバツフア
回路２からチヤネルへの転送は、チヤネルからの
転送終了信号により停止する。読取りデータをキ
ヤツシユメモリにいれる場合バツフア回路２から
キヤツシユメモリ７に転送される。これらの制御
は制御用メモリ４とフアームウエア用読出し専用
メモリ６と制御回路５とによつて行なわれる。キ
ヤツシユ用のデイレクトリテーブルおよび各種制
御用テーブルは制御メモリ４上にあり、デイスク
の領域ごとの動作モードを表示するモードテーブ
ルもこの制御メモリ４上にある。
参照数字１はチヤンネルインタフエース回路、参
照数字２は小容量のバツフア回路、参照数字３は
デバイスインタフエース回路、参照数字７はキヤ
ツシユメモリであり、データはこれらの間で転送
される。例えば、読取り指令でデータがキヤツシ
ユメモリ上にあるとキヤツシユメモリ７からチヤ
ネルインターフエース回路１を介してデータが送
られ、キヤツシユメモリ上にないと、デバイスイ
ンターフエース回路３を介してデイスクに読取り
指令を出し、デイスクからのデータは前記回路３
を介してバツフア回路２にはいり、前記インター
フエース回路１を介して転送される。バツフア回
路２のバツフアサイズはキヤツシユメモリのロー
ド単位と同じ大きさで、デイスクからの転送はこ
のバツフアサイズを満すまで行なわれるバツフア
回路２からチヤネルへの転送は、チヤネルからの
転送終了信号により停止する。読取りデータをキ
ヤツシユメモリにいれる場合バツフア回路２から
キヤツシユメモリ７に転送される。これらの制御
は制御用メモリ４とフアームウエア用読出し専用
メモリ６と制御回路５とによつて行なわれる。キ
ヤツシユ用のデイレクトリテーブルおよび各種制
御用テーブルは制御メモリ４上にあり、デイスク
の領域ごとの動作モードを表示するモードテーブ
ルもこの制御メモリ４上にある。
第２図は本実施例のモードテーブルの構成とそ
のアクセス手順を示す。図において、MTPはモ
ードテーブルのポインタで、制御メモリ４の固定
番地にあり、モードテーブルの開始番地を指して
いる。DNはデバイス番号、SAはセクタアドレ
スでデイスクの記憶領域のアドレツシングはDN
とSAによつて行なわれる。デイスクの領域ごと
の動作モードはモードテーブルエントリMTEI〜
MTEnに記憶されており、MTPにDNとSAの上
位ビツトSAUを加えることによつて指すことが
できる。
のアクセス手順を示す。図において、MTPはモ
ードテーブルのポインタで、制御メモリ４の固定
番地にあり、モードテーブルの開始番地を指して
いる。DNはデバイス番号、SAはセクタアドレ
スでデイスクの記憶領域のアドレツシングはDN
とSAによつて行なわれる。デイスクの領域ごと
の動作モードはモードテーブルエントリMTEI〜
MTEnに記憶されており、MTPにDNとSAの上
位ビツトSAUを加えることによつて指すことが
できる。
一つの入出力動作はシーク指令とそれに続く読
取りまたは書込み指令から構成されている。シー
ク指令でデイバイス番号とセクタアドレスが指定
され、これを使用してモードテーブルエントリを
読み出すことによりシーク指令に続く読取りまた
は書込み指令の動作モードが決まる。読出し専用
メモリのフアームウエアには各モードに対応した
制御ルーチンを持ち、上記方法で決まるモードに
対応した処理が実現される。
取りまたは書込み指令から構成されている。シー
ク指令でデイバイス番号とセクタアドレスが指定
され、これを使用してモードテーブルエントリを
読み出すことによりシーク指令に続く読取りまた
は書込み指令の動作モードが決まる。読出し専用
メモリのフアームウエアには各モードに対応した
制御ルーチンを持ち、上記方法で決まるモードに
対応した処理が実現される。
次に動作モードの具体例とその効果を説明す
る。
る。
(1) 順編成フアイルモード、デイスクからデイス
クキヤツシユへの読込み単位は通常キヤツシユ
メモリの１ブロツク分であるが、順編成フアイ
ルモードでは読込み単位を数ブロツクとする。
これによつて順次アクセスされるフアイルでの
ヒツト率を向上させる。
クキヤツシユへの読込み単位は通常キヤツシユ
メモリの１ブロツク分であるが、順編成フアイ
ルモードでは読込み単位を数ブロツクとする。
これによつて順次アクセスされるフアイルでの
ヒツト率を向上させる。
(2) 一時フアイルモード、書き込み時ミスヒツト
すると通常はデイスクにのみ書き込みを行なう
が一時フアイルモードではデイスクとデイスク
キヤツシユの両方に書き込みを行なう。一時フ
アイル（ワークフアイル）は書き込み後短時間
内に再びそのデータを読み取る確率が高いた
め、同時にデイスクキヤツシユに書き込むこと
によりヒツト率が向上する。
すると通常はデイスクにのみ書き込みを行なう
が一時フアイルモードではデイスクとデイスク
キヤツシユの両方に書き込みを行なう。一時フ
アイル（ワークフアイル）は書き込み後短時間
内に再びそのデータを読み取る確率が高いた
め、同時にデイスクキヤツシユに書き込むこと
によりヒツト率が向上する。
(3) バイパスモード、デイスクキヤツシユをバイ
パスし、キヤツシユメモリを使用しないモード
である。一度読むと再び読む確率の低いフアイ
ルに適用することにより無駄なデータで他の使
用頻度の高いデータを追い出すのを防止し、全
体としてのヒツト率を向上させる。
パスし、キヤツシユメモリを使用しないモード
である。一度読むと再び読む確率の低いフアイ
ルに適用することにより無駄なデータで他の使
用頻度の高いデータを追い出すのを防止し、全
体としてのヒツト率を向上させる。
(4) 高速書込みモード、書き込みをデイスクキヤ
ツシユにのみ行ない、キヤツシユから追い出さ
れないかぎりデイスクへの書き込みを行なわな
いで、キヤツシユメモリへの書込み完了で書込
み指令を終了とするモードである。これにより
書込み時間が非常に短縮され大巾な性能向上と
なる。但し、このモードではデイスクキヤツシ
ユで障害が発生すると、どの時点までのデータ
がデイスクに書込まれているかが不明になつた
りまたはデータがまつたく失なわれてしまつた
りする。従つて、データの復元が容易なフアイ
ルにのみ適用可能である。
ツシユにのみ行ない、キヤツシユから追い出さ
れないかぎりデイスクへの書き込みを行なわな
いで、キヤツシユメモリへの書込み完了で書込
み指令を終了とするモードである。これにより
書込み時間が非常に短縮され大巾な性能向上と
なる。但し、このモードではデイスクキヤツシ
ユで障害が発生すると、どの時点までのデータ
がデイスクに書込まれているかが不明になつた
りまたはデータがまつたく失なわれてしまつた
りする。従つて、データの復元が容易なフアイ
ルにのみ適用可能である。
本実施例では動作モードを設定する単位はセク
タアドレス下位ビツトで指定される領域ごとであ
り、固定の大きさとなる。厳密にフアイルとモー
ドの対応をとるにはフアイルの大きさは領域サイ
ズの整数倍である必要がある。多種類のフアイル
サイズがあると厳密にモードとフアイルを対応さ
せることが困難となるが、同じ動作モードのフア
イルを連続エリアに割りつけることおよび領域の
境界とフアイル境界が一致しないエリアは安全側
のモードにすることで解決できる。なお、各領域
の上限アドレスと下限アドレスまたはフアイルサ
イズを設定して、モードの設定単位を可変長にす
ることも可能であるし、デイスク装置単位でモー
ドを設定することも可能である。
タアドレス下位ビツトで指定される領域ごとであ
り、固定の大きさとなる。厳密にフアイルとモー
ドの対応をとるにはフアイルの大きさは領域サイ
ズの整数倍である必要がある。多種類のフアイル
サイズがあると厳密にモードとフアイルを対応さ
せることが困難となるが、同じ動作モードのフア
イルを連続エリアに割りつけることおよび領域の
境界とフアイル境界が一致しないエリアは安全側
のモードにすることで解決できる。なお、各領域
の上限アドレスと下限アドレスまたはフアイルサ
イズを設定して、モードの設定単位を可変長にす
ることも可能であるし、デイスク装置単位でモー
ドを設定することも可能である。
第３図は本発明の第２の実施例を示すブロツク
図である。このシステムでは入出力処理のために
専用のプログラム制御のプロセツサである入出力
処理装置１０２が用いられ、入出力指令はすべて
演算処理装置１０１から１０２に渡され、入出力
処理装置１０２が入出力チヤネル１０５を経由し
て入出力装置（この国ではデイスク制御装置１０
７およびデイスク装置１０９）に指令を与えて動
作させる。その動作を制御するために必要なチヤ
ネルプログラムはメインメモリ１０３内に用意さ
れる。参照数字１０４はデイスクキヤツシユメモ
リで、参照数字１０６は入出力チヤネル、参照数
字１０８はデータ転送装置である。このシステム
ではデイスクキヤツシユを制御する特殊なデイス
ク制御装置なしでデイスクキヤツシユを制御する
幾能が入出力処理装置内で実現されている。デイ
スクからの読取り指令が演算処理装置１０１から
入出力処理装置１０２に渡されると、入出力処理
装置１０２内でまずデイスクキヤツシユを制御す
る機能が動作し、入出力処理装置内のモードテー
ブル、デレークトリテーブルを使用した処理が行
なわれる。データがキヤツシユメモリにある場
合、入出力処理装置１０２は入出力チヤネル１０
６を経由して、データ転送装置１０８にデイスク
キヤツシユメモリ１０４からメインメモリ１０３
へのデータ転送を指示する。データ転送が終了す
るとデータ転送装置１０８は入出力チヤネル１０
６を経由して終了報告を入出力制御装置１０２に
送り入出力処理装置１０２から演算処理装置１０
１にデイスクからの読取り終了として報告され
る。デイスクキヤツシユメモリにデータがない場
合、入出力処理装置１０２はデイスクからデイス
クキヤツシユメモリ１０４への転送をチヤネル入
出力チヤネル１０５を経由して指示し、その終了
後続いてデータ転送装置１０８にデイスクキヤツ
シユメモリ１０４からメインメモリ１０３の転送
を指示する。この転送終了で読取り指令の終了と
なる。このシステムでは動作モード決定および動
作モードに対応した処理も全て入出力処理装置１
０２で実現され、特殊なハードウエアは小規模の
データ転送装置１０８とデイスクキヤツシユメモ
リのみである。
図である。このシステムでは入出力処理のために
専用のプログラム制御のプロセツサである入出力
処理装置１０２が用いられ、入出力指令はすべて
演算処理装置１０１から１０２に渡され、入出力
処理装置１０２が入出力チヤネル１０５を経由し
て入出力装置（この国ではデイスク制御装置１０
７およびデイスク装置１０９）に指令を与えて動
作させる。その動作を制御するために必要なチヤ
ネルプログラムはメインメモリ１０３内に用意さ
れる。参照数字１０４はデイスクキヤツシユメモ
リで、参照数字１０６は入出力チヤネル、参照数
字１０８はデータ転送装置である。このシステム
ではデイスクキヤツシユを制御する特殊なデイス
ク制御装置なしでデイスクキヤツシユを制御する
幾能が入出力処理装置内で実現されている。デイ
スクからの読取り指令が演算処理装置１０１から
入出力処理装置１０２に渡されると、入出力処理
装置１０２内でまずデイスクキヤツシユを制御す
る機能が動作し、入出力処理装置内のモードテー
ブル、デレークトリテーブルを使用した処理が行
なわれる。データがキヤツシユメモリにある場
合、入出力処理装置１０２は入出力チヤネル１０
６を経由して、データ転送装置１０８にデイスク
キヤツシユメモリ１０４からメインメモリ１０３
へのデータ転送を指示する。データ転送が終了す
るとデータ転送装置１０８は入出力チヤネル１０
６を経由して終了報告を入出力制御装置１０２に
送り入出力処理装置１０２から演算処理装置１０
１にデイスクからの読取り終了として報告され
る。デイスクキヤツシユメモリにデータがない場
合、入出力処理装置１０２はデイスクからデイス
クキヤツシユメモリ１０４への転送をチヤネル入
出力チヤネル１０５を経由して指示し、その終了
後続いてデータ転送装置１０８にデイスクキヤツ
シユメモリ１０４からメインメモリ１０３の転送
を指示する。この転送終了で読取り指令の終了と
なる。このシステムでは動作モード決定および動
作モードに対応した処理も全て入出力処理装置１
０２で実現され、特殊なハードウエアは小規模の
データ転送装置１０８とデイスクキヤツシユメモ
リのみである。
本発明には、以上のように、デイスク上の領域
ごとにデイスクキヤツシユの動作モードを切替え
ることによりフアイルの構造、用途に応じたデイ
スクキヤツシユの制御を可能としデイスクキヤツ
シユの性能向上の達成ができるという効果があ
る。
ごとにデイスクキヤツシユの動作モードを切替え
ることによりフアイルの構造、用途に応じたデイ
スクキヤツシユの制御を可能としデイスクキヤツ
シユの性能向上の達成ができるという効果があ
る。
第１図は本発明の第１の実施例を示すブロツク
図、第２図は第１図４の制御メモリの部分的レイ
アウトおよびアドレツシングを示すブロツク図お
よび第３図は本発明の第２の実施例を示すブロツ
ク図である。 図において、１…チヤネルインタフエース回
路、２…バツフア回路、３…デバイスインタフエ
ース回路、４…制御メモリ、５…制御回路、６…
読み出し専用メモリ、７…キヤツシユメモリ、１
０…チヤネルインタフエース、１１…デバイスイ
ンタフエース、１００…デイスクアドレス構成要
素、１０１…制御メモリアウト、１０１…演算処
理装置、１０２…入出力処理装置、１０３…メイ
ンメモリ、１０４…キヤツシユメモリ、１０５，
１０６…入出力チヤネル、１０７…デイスク制御
装置、１０８…データ転送装置、１０９…デイス
ク装置。
図、第２図は第１図４の制御メモリの部分的レイ
アウトおよびアドレツシングを示すブロツク図お
よび第３図は本発明の第２の実施例を示すブロツ
ク図である。 図において、１…チヤネルインタフエース回
路、２…バツフア回路、３…デバイスインタフエ
ース回路、４…制御メモリ、５…制御回路、６…
読み出し専用メモリ、７…キヤツシユメモリ、１
０…チヤネルインタフエース、１１…デバイスイ
ンタフエース、１００…デイスクアドレス構成要
素、１０１…制御メモリアウト、１０１…演算処
理装置、１０２…入出力処理装置、１０３…メイ
ンメモリ、１０４…キヤツシユメモリ、１０５，
１０６…入出力チヤネル、１０７…デイスク制御
装置、１０８…データ転送装置、１０９…デイス
ク装置。
Claims (1)
- １ 複数個の動作モードを有するデイスクキヤツ
シユにおいて、磁気デイスクを複数個の記憶領域
に分割し各領域に対応した動作モードを設定し記
憶する記憶手段と、該記憶手段の内容から入出力
指令に基いて指定された前記デイスクの使用すべ
き記憶領域に対応した動作モード選定する手段と
を備え前記デイスクの記憶領域対応で設定された
動作モードで動作することを特徴とするデイスク
キヤツシユ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300879A JPS55154648A (en) | 1979-05-22 | 1979-05-22 | Disc cash control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300879A JPS55154648A (en) | 1979-05-22 | 1979-05-22 | Disc cash control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55154648A JPS55154648A (en) | 1980-12-02 |
| JPS6331805B2 true JPS6331805B2 (ja) | 1988-06-27 |
Family
ID=13216851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6300879A Granted JPS55154648A (en) | 1979-05-22 | 1979-05-22 | Disc cash control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55154648A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56124961A (en) * | 1980-03-05 | 1981-09-30 | Hitachi Ltd | Information processing equipment |
| US4571674A (en) * | 1982-09-27 | 1986-02-18 | International Business Machines Corporation | Peripheral storage system having multiple data transfer rates |
| DE3380645D1 (en) * | 1982-12-28 | 1989-11-02 | Ibm | Method and apparatus for controlling a single physical cache memory to provide multiple virtual caches |
| JPS60126750A (ja) * | 1983-12-14 | 1985-07-06 | Hitachi Ltd | キヤツシユメモリ装置 |
| JPS61256453A (ja) * | 1985-05-10 | 1986-11-14 | Fuji Electric Co Ltd | キヤツシユメモリシステム |
| JPH073661B2 (ja) * | 1988-05-05 | 1995-01-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 情報処理システム及びその制御方法 |
| US5142670A (en) * | 1988-07-26 | 1992-08-25 | International Business Machines Corporation | Method and apparatus for calculating disk-access footprints for use in selecting a storage management method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5256534U (ja) * | 1975-10-20 | 1977-04-23 | ||
| JPS584376B2 (ja) * | 1976-06-16 | 1983-01-26 | 富士通株式会社 | 磁気テ−プ制御装置 |
| US4075686A (en) * | 1976-12-30 | 1978-02-21 | Honeywell Information Systems Inc. | Input/output cache system including bypass capability |
-
1979
- 1979-05-22 JP JP6300879A patent/JPS55154648A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55154648A (en) | 1980-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466059A (en) | Method and apparatus for limiting data occupancy in a cache | |
| CA1124888A (en) | Integrated multilevel storage hierarchy for a data processing system with improved channel to memory write capability | |
| JP3183993B2 (ja) | ディスク制御システム | |
| US4811280A (en) | Dual mode disk controller | |
| JPS6015760A (ja) | Ｄａｓｄキヤツシユの情報をステ−ジングするための方法 | |
| JPH07506923A (ja) | キャッシュ管理を動的に制御するためのシステム及び方法 | |
| JPS6117025B2 (ja) | ||
| JPH0427580B2 (ja) | ||
| JPS619722A (ja) | デイスク記憶装置のトラツクでペ−ジを再配列する装置 | |
| US4423479A (en) | Cache/disk subsystem with acquire write command | |
| JPH0115903B2 (ja) | ||
| KR910008678B1 (ko) | 정보 기억 제어 시스템 | |
| EP0108651A2 (en) | Dynamic addressing for variable track length cache memory | |
| JP2854668B2 (ja) | ディスク・キャッシュ制御方式 | |
| JPH0460730A (ja) | キャッシュ制御方式 | |
| JP3083530B2 (ja) | キャッシュメモリのデータ管理方法およびキャッシュ制御装置 | |
| JP2782842B2 (ja) | ディスクキャッシュ装置 | |
| JPH02213960A (ja) | キャッシュメモリ | |
| JPH0250743A (ja) | 外部記憶サブシステム | |
| JP2973474B2 (ja) | 光磁気ディスク装置 | |
| JPH02132515A (ja) | 先読み制御方式 | |
| JPS6331808B2 (ja) | ||
| JPH04225444A (ja) | データバッファの読出し／書込み制御方式 | |
| JPH0418649A (ja) | バッファメモリ制御方式 | |
| JPS634356A (ja) | デイスクキヤツシユ順次モ−ド共用処理方式 |