JPS603224B2 - ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式 - Google Patents
ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式Info
- Publication number
- JPS603224B2 JPS603224B2 JP55104691A JP10469180A JPS603224B2 JP S603224 B2 JPS603224 B2 JP S603224B2 JP 55104691 A JP55104691 A JP 55104691A JP 10469180 A JP10469180 A JP 10469180A JP S603224 B2 JPS603224 B2 JP S603224B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- stack
- buffer memory
- access
- page number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
本発明は、複数のページを格納できるページ・バッファ
・メモリの大きさを調整する際に有効とするデータを簡
単に入手できるようにしたページ・バッファ・メモリに
おけるページ格納域数調整用データ作成方式に関するも
のである。
・メモリの大きさを調整する際に有効とするデータを簡
単に入手できるようにしたページ・バッファ・メモリに
おけるページ格納域数調整用データ作成方式に関するも
のである。
直接アクセス装置に対するランダム・アクセスを行う入
出力管理プログラムでは主記憶上に複数のページを格納
できるページ・バッファ領域を持ち、ページの退出しを
適当なアルゴリズム、例えばＬＲＵ（ＬｅａｓｔＲｅｃ
ｅｎｔｌｙＵｓｅｄ）法で行っている。
出力管理プログラムでは主記憶上に複数のページを格納
できるページ・バッファ領域を持ち、ページの退出しを
適当なアルゴリズム、例えばＬＲＵ（ＬｅａｓｔＲｅｃ
ｅｎｔｌｙＵｓｅｄ）法で行っている。
このような場合、いったんバッファの個数を定めると、
実際の連用環境において、果してどのページの格納城の
個数が妥当なものであるか杏かが判断できず、ページ格
納城数の調整が困難であつた。本発明は、上記の考察に
基づくものであって、ページ・バッファ・メモリのペー
ジ数をｎ個増加すれば、アクセスすべきページかページ
・バッファ・メモリに存在する確率が幾％高まるかとい
うことを判断するためのデータを合理的かつ簡単に入手
できるようにしたページ・バッファ・メモリにおけるペ
ージ格納城数調整用データ作成方式を提供することを目
的としている。
実際の連用環境において、果してどのページの格納城の
個数が妥当なものであるか杏かが判断できず、ページ格
納城数の調整が困難であつた。本発明は、上記の考察に
基づくものであって、ページ・バッファ・メモリのペー
ジ数をｎ個増加すれば、アクセスすべきページかページ
・バッファ・メモリに存在する確率が幾％高まるかとい
うことを判断するためのデータを合理的かつ簡単に入手
できるようにしたページ・バッファ・メモリにおけるペ
ージ格納城数調整用データ作成方式を提供することを目
的としている。
そしてそのため、本発明のページ・バッファ・メモリに
おけるページ格納城数調整用データ作成方式は、アクセ
ス依頼元から要求されたページが存在しない場合には、
他のメモリ装置との間でページの出入れを行うようにな
ったページ・バツフア・メモリにおいて、ページ番号ス
タツク、アクセス回数記録部、並びに上記ページ番号ス
タックとアクセス回数記録部とを制御する仮想バッファ
制御手段を設け、該仮想バッファ制御手段は、上記ペー
ジ・バッファ・メモリにおいてページ置換が行われる度
に（ィ） アクセスしたいページの番号が上記ページ番
号スタックに存在するか杏かを調べる処理と、（ロ）
アクセスしたいページの番号がページ番号スタツクに存
在する場合には、当該ページの番号をページ番号スタッ
クより取除き、ページ番号スタックを１だけプッシュ・
ダウンすると共に、アクセス回数記録部の内容を十１す
る処理と、（ハ） アクセスしたいページの番号が上記
ページ番号スタックに存在しない場合には、ページ番号
スタックの最終ページ番号を取除き、べ−ジ番号スタッ
クをプッシュ・ダウンする処理と、（ニ） 上記ページ
番号スタックの最上段に上記ページ・バッファ・メモリ
から迫出したページの番号をセットする処理とを行うよ
う構成されていることを特徴とするものである。
おけるページ格納城数調整用データ作成方式は、アクセ
ス依頼元から要求されたページが存在しない場合には、
他のメモリ装置との間でページの出入れを行うようにな
ったページ・バツフア・メモリにおいて、ページ番号ス
タツク、アクセス回数記録部、並びに上記ページ番号ス
タックとアクセス回数記録部とを制御する仮想バッファ
制御手段を設け、該仮想バッファ制御手段は、上記ペー
ジ・バッファ・メモリにおいてページ置換が行われる度
に（ィ） アクセスしたいページの番号が上記ページ番
号スタックに存在するか杏かを調べる処理と、（ロ）
アクセスしたいページの番号がページ番号スタツクに存
在する場合には、当該ページの番号をページ番号スタッ
クより取除き、ページ番号スタックを１だけプッシュ・
ダウンすると共に、アクセス回数記録部の内容を十１す
る処理と、（ハ） アクセスしたいページの番号が上記
ページ番号スタックに存在しない場合には、ページ番号
スタックの最終ページ番号を取除き、べ−ジ番号スタッ
クをプッシュ・ダウンする処理と、（ニ） 上記ページ
番号スタックの最上段に上記ページ・バッファ・メモリ
から迫出したページの番号をセットする処理とを行うよ
う構成されていることを特徴とするものである。
第１図は本発明の１実施例のブロック図、第２図はペー
ジ番号スタックとりード・テーブルとライト・テーブル
を示す図、第３図は本発明の動作を説明する図である。
ジ番号スタックとりード・テーブルとライト・テーブル
を示す図、第３図は本発明の動作を説明する図である。
第１図において、１はページ・バッファ・メモリ、２は
ページ・バッファ制御装置、３は入出力制御装置、４は
外部記憶装置、５はアクセス・ページ・レジスタ、６は
迫出しページ・レジスタ、７は仮想バッファ制御装置、
８はページ番号スタツク、９はリード・テーフル、１０
はライト・テーブル、１１はべ−ジ・アクセス要求元を
それぞれ示している。ページ・バッファ・メモリ１は、
複数のページ格納域を有しており、またページ格納城に
は変更ビット・フィールドが付加されている。変更ビッ
トは、そのページ格納域のデータが書替えられているか
否かを示すものであり、「１」の変更ビットはそのデー
タが書替えられていることを示す。ページ・バッファ・
メモリ１は、主メモリ上の１つの領域であると考えても
良く、或はキャッシュ・メモリであると考えても良く、
或は主メモリそのものと考えても良い。ページ・アクセ
ス要求元がページをアクセスする場合、ページ・アドレ
スがアクセス・ページ・レジスタにセットされる。ペー
ジ・バッファ制御装置２はアクセス・ページ・レジスタ
５の内容を用いてページ・バッファ・メモリ１を検索す
る。該当するページがページ・バッファ・メモリ１の中
に存在せず且つ空きのページ格納城が存在しない場合に
は、造出すべきページのページ番号および変更ビットが
迫出しページ・レジスタ６にセットされる。造出しペー
ジの変更ビットが「１」のときには、入出力制御装置２
のページ書き出し機能部３−１が造出しページを外部記
憶装置４に書込む。また、アクセスすべきページかペー
ジ・バッファ・メモリ３に存在しなかったので、入出力
制御装置２のページ読み込み機能部３一０が該当するペ
ージを外部記憶装置４から読み込み、読み込みページを
迫出しページが格納されてたページ格納城に格納される
。上述のような動作を行うシステムは従来より公知のも
のであるが、本発明はこの種のシステムに点線で示すよ
うな機構を付加したことを特徴とするものである。
ページ・バッファ制御装置、３は入出力制御装置、４は
外部記憶装置、５はアクセス・ページ・レジスタ、６は
迫出しページ・レジスタ、７は仮想バッファ制御装置、
８はページ番号スタツク、９はリード・テーフル、１０
はライト・テーブル、１１はべ−ジ・アクセス要求元を
それぞれ示している。ページ・バッファ・メモリ１は、
複数のページ格納域を有しており、またページ格納城に
は変更ビット・フィールドが付加されている。変更ビッ
トは、そのページ格納域のデータが書替えられているか
否かを示すものであり、「１」の変更ビットはそのデー
タが書替えられていることを示す。ページ・バッファ・
メモリ１は、主メモリ上の１つの領域であると考えても
良く、或はキャッシュ・メモリであると考えても良く、
或は主メモリそのものと考えても良い。ページ・アクセ
ス要求元がページをアクセスする場合、ページ・アドレ
スがアクセス・ページ・レジスタにセットされる。ペー
ジ・バッファ制御装置２はアクセス・ページ・レジスタ
５の内容を用いてページ・バッファ・メモリ１を検索す
る。該当するページがページ・バッファ・メモリ１の中
に存在せず且つ空きのページ格納城が存在しない場合に
は、造出すべきページのページ番号および変更ビットが
迫出しページ・レジスタ６にセットされる。造出しペー
ジの変更ビットが「１」のときには、入出力制御装置２
のページ書き出し機能部３−１が造出しページを外部記
憶装置４に書込む。また、アクセスすべきページかペー
ジ・バッファ・メモリ３に存在しなかったので、入出力
制御装置２のページ読み込み機能部３一０が該当するペ
ージを外部記憶装置４から読み込み、読み込みページを
迫出しページが格納されてたページ格納城に格納される
。上述のような動作を行うシステムは従来より公知のも
のであるが、本発明はこの種のシステムに点線で示すよ
うな機構を付加したことを特徴とするものである。
点線の部分は、仮りにページ・バッファ・メモリのペー
ジ格納城がｎ個多いとすると、ページ造出し‘こ基づく
外部記憶装置４からのページ読み込み回数および外部記
憶装置４へのページ書き出し回数がどの程度減少するか
を計算するものである。ページ番号スタツクは＃１ェン
トリないし＃ｎェントリを有しており、各ヱトリには迫
出しページの番号が記入される。リード・テーブル８お
よびライト・テーブル１０も＃１エントリないし＃ｎェ
ントリを有している。仮想バッファ制御装置７は、ペー
ジ番号スタック８の制御やりード・テーブル９に対する
書き込み処理、ライト・テーブル１０１こ対する書き込
み処理を行うものである。さきに述べたように、ページ
・アクセス依頼元１１の要求したページかページ・バッ
ファ・メモリ１に存在しない場合には、該当ページが外
部記憶装置４から読み込まれ、この読み込みデータが空
きの格納城もしくは造出しページのページ格納域に格納
される。
ジ格納城がｎ個多いとすると、ページ造出し‘こ基づく
外部記憶装置４からのページ読み込み回数および外部記
憶装置４へのページ書き出し回数がどの程度減少するか
を計算するものである。ページ番号スタツクは＃１ェン
トリないし＃ｎェントリを有しており、各ヱトリには迫
出しページの番号が記入される。リード・テーブル８お
よびライト・テーブル１０も＃１エントリないし＃ｎェ
ントリを有している。仮想バッファ制御装置７は、ペー
ジ番号スタック８の制御やりード・テーブル９に対する
書き込み処理、ライト・テーブル１０１こ対する書き込
み処理を行うものである。さきに述べたように、ページ
・アクセス依頼元１１の要求したページかページ・バッ
ファ・メモリ１に存在しない場合には、該当ページが外
部記憶装置４から読み込まれ、この読み込みデータが空
きの格納城もしくは造出しページのページ格納域に格納
される。
このようなページ入れ替えが起る度に次のような処理を
行う。先ず、アクセスしたいページがページ番号スタッ
ク８に登録されているか否かを調べる。第３図イのよう
に、アクセスしたいページがページ番号スタツク８の＃
ｉェントリに登録されている場合には、リード・テーブ
ル９の＃ｉヱントリの内容を十１し、この際、迫出しペ
ージの変更ビットが「１」であるとすると、ライト・テ
ーブル１０の＃ｉェントリの内容も十１される。アクセ
スしたいページの番号がページ番号スタツク８に登録さ
れている場合には、第３図イの処理を行った後、アクセ
スしたいページの番号をページ番号スタック８より取除
き、第３図口に示すようにページ番号スタック８の内容
を１だけプッシュ・ダウンする。アクセスしたいページ
の番号がページ番号スタック８に登録されていない場合
には、第３図ハに示すように、ページ番号スタック８の
＃ｎェントリのデータを無効とし、プッシュ・ダウンす
る。上記の第３図イと口の処理又は第３図′、の処理が
終了したあと、迫出しページの番号をページ番号スタツ
ク８の技上段のェント川こ書込む。ページ・バッファ・
メモリのページ格納城数を調整するための情報は次のよ
にして得られる。
行う。先ず、アクセスしたいページがページ番号スタッ
ク８に登録されているか否かを調べる。第３図イのよう
に、アクセスしたいページがページ番号スタツク８の＃
ｉェントリに登録されている場合には、リード・テーブ
ル９の＃ｉヱントリの内容を十１し、この際、迫出しペ
ージの変更ビットが「１」であるとすると、ライト・テ
ーブル１０の＃ｉェントリの内容も十１される。アクセ
スしたいページの番号がページ番号スタツク８に登録さ
れている場合には、第３図イの処理を行った後、アクセ
スしたいページの番号をページ番号スタック８より取除
き、第３図口に示すようにページ番号スタック８の内容
を１だけプッシュ・ダウンする。アクセスしたいページ
の番号がページ番号スタック８に登録されていない場合
には、第３図ハに示すように、ページ番号スタック８の
＃ｎェントリのデータを無効とし、プッシュ・ダウンす
る。上記の第３図イと口の処理又は第３図′、の処理が
終了したあと、迫出しページの番号をページ番号スタツ
ク８の技上段のェント川こ書込む。ページ・バッファ・
メモリのページ格納城数を調整するための情報は次のよ
にして得られる。
もし、ｍ個（１≧ｎ）のページ格納城か余分に存在すれ
ば、外部記憶装置４からのりード回数は、次式で与えら
れる回数だけ減少するはずである。減少回数＝ｉ≧．（
＃ｉヱントリの読出し回数）ライトに関する減少回数も
同様して求められる。このようにして求めたりードの減
少回数又はライトの減少回数を全体のリード回数又はラ
イト回数と比較すれば、ｍ個ページ格納域を増やすこと
の妥当性が判断できる。本発明は、例えば、ＶＳ（ＶＭ
ｕａＩＳｔｏねｇｅ）機能をもつＯＳのページング・ス
ーパバイザに適用できるものである。
ば、外部記憶装置４からのりード回数は、次式で与えら
れる回数だけ減少するはずである。減少回数＝ｉ≧．（
＃ｉヱントリの読出し回数）ライトに関する減少回数も
同様して求められる。このようにして求めたりードの減
少回数又はライトの減少回数を全体のリード回数又はラ
イト回数と比較すれば、ｍ個ページ格納域を増やすこと
の妥当性が判断できる。本発明は、例えば、ＶＳ（ＶＭ
ｕａＩＳｔｏねｇｅ）機能をもつＯＳのページング・ス
ーパバイザに適用できるものである。
この場合、ページング・アルゴリズムにとっては、ペー
ジ・バッファは実記憶そのものであり、実記憶と直接ア
クセス菱直上のページ・データ・セットとの間でページ
の出入れを行う。本発明を用いると、次のような運用が
行われる。○’ページ格納城数調整用情報を取りたい場
合、ＩＰＬ時にその旨を指定する。
ジ・バッファは実記憶そのものであり、実記憶と直接ア
クセス菱直上のページ・データ・セットとの間でページ
の出入れを行う。本発明を用いると、次のような運用が
行われる。○’ページ格納城数調整用情報を取りたい場
合、ＩＰＬ時にその旨を指定する。
‘２１ ページング・スーババイザは、上記のように、
ｍ個ページ格納城を増加すると、リード回数又はライト
回数がどれだけ減少するかをシミュレーションし、所定
のタイミングでシミュレーション結果をシステム・ログ
・ファイルに書き出す。
ｍ個ページ格納城を増加すると、リード回数又はライト
回数がどれだけ減少するかをシミュレーションし、所定
のタイミングでシミュレーション結果をシステム・ログ
・ファイルに書き出す。
‘３１ システム管理者はログを解析し、実際の連用環
境の下で実装されているメモリ量が妥当なのか否かを判
断する。
境の下で実装されているメモリ量が妥当なのか否かを判
断する。
スラッシングが多発するようなときにも、本発明を用い
ると、実装メモリ容量を増すことで、スラッシングが減
少できるか否かが判断できる。
ると、実装メモリ容量を増すことで、スラッシングが減
少できるか否かが判断できる。
以上の説明から明らかなように、本発明によれば、ペー
ジ・バッファ・メモリのページ格納減数を最適に調整す
るためのデータを簡単かつ合理的に作成することが出釆
る。・図面の簡単な説明 第１図は本発明の１実施例のブロック図、第２図はペー
ジ番号スタツクとりード・テーブルとライト・テーブル
を示す図、第３図本発明の動作を説明する図である。
ジ・バッファ・メモリのページ格納減数を最適に調整す
るためのデータを簡単かつ合理的に作成することが出釆
る。・図面の簡単な説明 第１図は本発明の１実施例のブロック図、第２図はペー
ジ番号スタツクとりード・テーブルとライト・テーブル
を示す図、第３図本発明の動作を説明する図である。
１…ページ・バツフア・メモリ、２…ページ・バッファ
制御装置、３・・・入出力制御製層、４・・・外部記憶
装置、５…アクセス・ページ・レジスタ、６・・・迫出
しページ・レジスタ、７・・・仮想バッファ制御装置、
８・・・ページ番号スタック、９・・・リード・テーブ
ル、１０…ライト・テーフル、１１…ページ・アクセス
要求元。
制御装置、３・・・入出力制御製層、４・・・外部記憶
装置、５…アクセス・ページ・レジスタ、６・・・迫出
しページ・レジスタ、７・・・仮想バッファ制御装置、
８・・・ページ番号スタック、９・・・リード・テーブ
ル、１０…ライト・テーフル、１１…ページ・アクセス
要求元。
オー図
オ２図
Claims (1)
- １ アクセス依頼元から要求されたページが存在しない
場合には、他のメモリ装置との間でページの出し入れを
行うページ・バツフア・メモリにおいて、ページ番号ス
タツク、アクセス回数記録部、並びに上記ページ番号ス
タツクとアクセス回数記録部とを制御する仮想バツフア
制御手段を設け、該仮想バツフア制御手段は、上記ペー
ジ・バツフア・メモリにおいてページ置換が行われる度
に（イ） アクセスしたいページの番号が上記ページ番
号スタツクに存在するか否かを調べる処理と、（ロ）
アクセスしたいページの番号がページ番号スタツクに存
在する場合には、当該ページの番号をページ番号スタツ
クより取除き、ページ番号スタツクを１だけプツシユ・
ダウンすると共に、アクセス回数記録部の内容を＋１す
る処理と、（ハ） アクセスしたいページの番号が上記
ページ番号スタツクに存在しない場合には、ページ番号
スタツクの最終ページ番号を取除き、ページ番号スタツ
クをプツシユ・ダウンする処理と、上記ページ番号スタ
ツクの最上段に上記ページ・バツフア・メモリから追出
したページの番号をセツトする処理とを行うように構成
されていることを特徴とするページ・バツフア・メモリ
におけるページ格納域数調整用データ作成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55104691A JPS603224B2 (ja) | 1980-07-29 | 1980-07-29 | ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55104691A JPS603224B2 (ja) | 1980-07-29 | 1980-07-29 | ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5730178A JPS5730178A (en) | 1982-02-18 |
| JPS603224B2 true JPS603224B2 (ja) | 1985-01-26 |
Family
ID=14387488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55104691A Expired JPS603224B2 (ja) | 1980-07-29 | 1980-07-29 | ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603224B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4834170A (en) * | 1986-11-21 | 1989-05-30 | Diesel Kiki Co., Ltd. | Air conditioner for automobiles |
| JPH0451341A (ja) * | 1990-06-20 | 1992-02-19 | Nec Corp | バッファ数管理方式 |
| JPH0497458A (ja) * | 1990-08-16 | 1992-03-30 | Nec Corp | キャッシュメモリ使用情報計数方式 |
-
1980
- 1980-07-29 JP JP55104691A patent/JPS603224B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5730178A (en) | 1982-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205521B1 (en) | Inclusion map for accelerated cache flush | |
| KR100373313B1 (ko) | 캐시 메모리를 관리하는 방법 및 시스템 | |
| US10126964B2 (en) | Hardware based map acceleration using forward and reverse cache tables | |
| EP0077453B1 (en) | Storage subsystems with arrangements for limiting data occupancy in caches thereof | |
| US20100088459A1 (en) | Improved Hybrid Drive | |
| US9003099B2 (en) | Disc device provided with primary and secondary caches | |
| US10430346B2 (en) | DDR storage adapter | |
| JP2009020881A (ja) | 可変のページサイズのメモリ編成を実装する処理システム | |
| US20170228191A1 (en) | Systems and methods for suppressing latency in non-volatile solid state devices | |
| US20260023689A1 (en) | Systems, methods, and apparatus for accessing data in versions of memory pages | |
| KR101026634B1 (ko) | 하이브리드 플래시 메모리의 데이터 저장 방법 | |
| CN114746848B (zh) | 用于存储装置的高速缓存架构 | |
| JPS603224B2 (ja) | ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式 | |
| US12105968B2 (en) | Systems, methods, and devices for page relocation for garbage collection | |
| JPH01303547A (ja) | 情報記憶制御システム | |
| KR102065033B1 (ko) | 메모리 상에서 고속 데이터 저장 및 복원 방법 및 이러한 방법을 수행하는 메모리 | |
| JPH0460730A (ja) | キャッシュ制御方式 | |
| JP3183661B2 (ja) | ディスク制御装置 | |
| JP2502406B2 (ja) | 記憶制御方式およびデ―タ処理装置 | |
| JP2636470B2 (ja) | データ転送パス選択方法 | |
| JPH0644139A (ja) | ディスクキャッシュシステムおよびそのページ置き換え制御方法 | |
| JPH0784886A (ja) | キャッシュメモリ制御方法およびキャッシュメモリ制御装置 | |
| US11188238B2 (en) | Information processing apparatus, memory control method, and computer program product | |
| CN117609105A (zh) | 用于访问存储器页的版本中的数据的方法和设备 | |
| JPH04273549A (ja) | キャッシュメモリのライトバック方式 |