JPH01303561A - プロセッサ間同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムにおける同期装置に
関し、特に、複数の同期条件の内、各プロセッサが同期
を必要とする条件だけで選択的に同期を取ることをハー
ドウェアで実現することが可能なプロセッサ間同期装置
に関する。

〔従来の技術〕

従来、複数個のプロセッサシステムを有するマルチプロ
セッサシステムにおいては、各プロセッサ間で同期を取
る方法として、次のようなものがある。

■一つは、ワイアドオア論理を利用するものであって、
単一のワイアドオア信号を用意し、各プロセッサ上で同
期条件が成立した時にそのワイアドオア信号を“１″に
することにより、全プロセッサ上で条件が成立した時に
同期が取られるようにする方式によるものであり、 ■他の一つは、プロセッサの主記憶装置を用いるもので
、各プロセッサ同期条件が成立した時点で、当該条件で
同期を取る全てのプロセッサに、条件・が成立したこと
を前記全てのプロセッサの主記憶に書き込むことで選択
的に同期を取ることを可能にしたものである。

〔発明が解決しようとする課題〕

しかし、■の方法では、例えば階層レベルシミュレーシ
ョン等の場合のように複数個のプロセッサ群が異なった
条件で同期を取る必要が有る場合には対応できない。す
なわち、■の方法による時は、各プロセッサ上で同期条
件が成立した時にそのワイアドオア信号を“１”にする
ことにより、全プロセッサ上で条件が成立した時に同期
が取られるものであるから、選択的に同期を取ることが
できない難点があった。

一方、■の方法では複数個のプロセッサ群が異なった条
件で同期を取る必要が有る場合には対応できるものの、
すなわち選択的に同期を取ることは可能であるけれども
、前述のようにそのためには、条件が成立したことをプ
ロセッサの主記憶への書き込みによって行わなければな
らず、そのように同期を行う全てのプロセッサに対して
、条件が成立したことを主記憶書き込み操作で伝達する
ため、オーバーヘッドが大きいなどの問題が生じた。

本発明の目的は、これらの従来の欠点を除去せしめて、
マルチプロセッサシステムにおいて、複数個の同期条件
の内、各プロセッサが同期を必要とする条件だけで選択
的に同期を取ることを可能とし、しかもこれをオーバー
ヘッドの増大等をも招くことなくハードウェアで実現す
るプロセッサ間同期装置を提供することにある。

〔課題を解決するための手段〕

本発明のプロセッサ間同期装置は、 各々プロセッサを含む複数個のプロセッサシステムと、
各プロセッサシステムを結合する接続網から成るマルチ
プロセッサシステムにおいて、各プロセッサ間に接続さ
れている複数本の同期線と、 各プロセッサシステム上で、同期線毎に、プロセッサシ
ステムから出力される同期信号を保持する信号フリップ
・フロップと、信号フリップ・フロップの値を同期線に
ワイアドオア論理で出力するドライバと、同期線の値を
検出するレシーバと、同期線の信号を同期の条件にする
か否かを保持するマスク・フリップ・フロップを有し、
マスク・フリップ・フロップでマスクされた各同期線の
論理積を取ることにより、最終的な同期信号を得る同期
装置とから構成したことを特徴としている。

〔作用〕

本発明では、同期を取る条件毎に同期線を割り当てて、
各条件毎に同期を取ることが必要なプロセッサシステム
がその同期線のマスク・フリップ・フロップを有効にす
ることができる。その条件で同期を取る必要の無いプロ
セッサは信号フリップ・フロップの出力を予め、“１”
にすると共に、その同期線のマスク・フリップ・フロッ
プを無効にしておけばよい。

各プロセッサは、前記同期条件が成立した時に、その信
号フリップ・フロップを“１１にするが、同期線は各同
期装置の出力のワイアドオアが取られているため、全て
の前記条件を満たさなければいけないプロセッサが条件
が満たした時に、初めて１”になる。

最終的な同期信号は、前記マスク・フリップ・フロップ
でマスクされた各同期線の論理積を取っているため、各
プロセッサは同期を取らなければならない条件の同期線
のみ、マスク・フリップ・フリップを有効にすることに
より、各プロセッサが同期を必要とする条件だけで選択
的に同期を取ることをハードウェアで実現することが可
能となる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を説明するブロック図である
。第１図に示す同期装置１は、各プロセッサを有するプ
ロセッサシステムと各プロセッサシステムを結合する接
ｖｔＭ４から成るマルチプロセッサシステムにおいて、
各プロセッサシステム毎に配置されるものである。第１
図の同期装置１は、各々複数個の信号フリップ・フロッ
プ２とドライバ３と、レシーバ４と、マスク・フリップ
・フロップ５とを備えており、また、複数本の同期線７
が接続されている。

また、第１図中、Ｓ６．Ｓ８及びＳ９については、Ｓ６
はプロセッサからの制御線６上の制御信号を、Ｓ８は同
期結果を、更にＳ９は各同期結果Ｓ８の論理積を取った
同期信号をそれぞれ示しており、同期信号Ｓ９は、各同
期結果Ｓ８を入力とする多入力論理積回路１００によっ
て得られる。

信号フリップ・フロップ２とマスク・フリップ・フロッ
プ５は、プロセッサからの制御信号Ｓ６によって値が設
定される。

信号フリップ・フロップ２、ドライバ３、レシーバ４及
びマスク・フリップ・フロップ５は、各マルチプロセッ
サシステム上で、第１図に示すように、同期線７毎に設
けられる。

信号フリップ・フロップ２は、プロセッサシステムから
出力される同期信号を保持するフリップ・フ、ロップで
あり、マスク・フリップ・フロップ５は、同期線７の信
号を同期の条件にするか否かを保持するフリップ・フロ
ップである。

ドライバ３及びレシーバ４は、同期線７に接続されてい
る。ドライバ３は、信号フリップ・フロップ２の値を同
期線７にワイアドオア論理で出力するものであり、また
、レシーバ４は、同期線７の値を検出するためのもので
ある。

各同期線７毎に有するマスク・フリップ・フロップ５の
出力とレシーバ４の出力とが論理和回路１０１に与えら
れ、その出力が同期結果Ｓ８として論理積回路１００に
供給されるようになっており、同期装置１は、マスク・
フリップ・フロップ５でマスクされた各同期線７の論理
積を取ることにより、最終的な同期信号を得るようにな
っている。

前記の構成の同期装置１は、マルチプロセッサシステム
における各プロセッサシステム毎に配置される。

第２図は本発明に従うプロセッサ間同期装置を用いたマ
ルチプロセッサの全体の構成の一例を示す図である。各
プロセッサシステム１０毎に同期装置１が配置され、そ
れらが同期線７で結合されている。

このように、複数個のプロセッサシステムと、プロセッ
サシステムを結合する接続網から成るマルチプロセッサ
システムにおいて、プロセッサ間同期装置を、各プロセ
ッサ間に接続されている複数本の同期線７と、プロセッ
サシステム１０上で、同期線７毎に、プロセッサシステ
ムから出力される同期信号を保持する信号フリップ・フ
ロップ２と、信号フリップ・フロップ２の値を同期線７
にワイアドオア論理で出力するドライバ３と、同期線７
の値を検出するレシーバ４と、同期線７の信号を同期の
条件にするか否かを保持するマスク・フリップ・フロッ
プ５とを有し、更に、マスク・フリップ・フリップ５で
マスクされた各同期線７の論理積を取ることにより、最
終的な同期信号を得る同期装置１から構成する。

かかる複数本の同期線７と、同期装置１とから構成され
るプロセッサ間同期装置は、同期を取る条件毎に同期線
７を割り当てて、各条件毎に同期を取ることが必要なプ
ロセッサシステム１０がその同期線７のマスク・フリッ
プ・フロップ５を有効にして、且つそのプロセッサにお
いて、前記同期条件が成立した時に、その信号フリップ
・フロップ２を“１″にすることにより、全ての前記条
件を満たさなければいけないプロセッサが条件を満たし
た時に、同期を取ることを可能にする。

以下、これについて、第３図以下をも参照して具体的に
説明する。第３図は本発明の一実施例の動作を示す図で
ある。第３図においては４つのプロセッサシステム（Ｐ
Ｒ）が例示されており、同期線７−ａ（条件Ａに対応す
る同期線）は条件Ａに割り当てられていて、同期線７−
ｂ（条件Ｂに対応する同期線）は条件Ｂに割り当てられ
ている。

第３図において、プロセッサシステム（ＰＲＯ）１０−
０は条件Ａのみで、同期を取り、プロセッサシステム（
ＰＲＩ）１０−１は条件Ｂのみで、同期を取り、プロセ
ッサシステム（ＰＲ２）１０−２は条件Ａ且つ条件Ｂで
、同期を取り、プロセッサシステム（ＰＲ３）１０−３
は条件Ａのみで、同期を取るものとする。

この時各プロセッサシステムにおいて、条件Ａに対応す
る信号フリップ・フロップ２の初期値、マスク・フリッ
プ・フロップ５の初期値、条件Ｂに対応する信号フリッ
プ・フロップ２の初期値、マスク・フリップ・フロップ
５の初期値はそれぞれ次表のようになる。

前記表に示すように、信号フリップ・フロップの条件Ａ
に対する初期値は、各プロセッサシステム（ＰＲ）　１
０−０．１０−１．１０−２．１０−３でそれぞれ“０
２．“ｌ”　ＩＩＱＺＩＩＱ”となっており、また、マ
スク・フリップ・フロップの条件Ａに対する初期値、信
号フリップ・フロップの条件Ｂに対する初期値及びマス
ク・フリップ・フロップの条件Ｂに対する初期値につい
ても、それぞれ同表に示す値を有する。

このような初期条件において、今、各プロセッサにおい
て、処理が進み、条件ＡあるいはＢ、成立した時に、各
プロセッサは該当する条件の信号フリップ・フロップ２
を１１”にする。同期線７は各同期装置の出力のワイア
ドオアが取られており、条件をテストしないプロセッサ
システムの信号フリップ・フロップ２の出力は予め、“
１”にセットされているため、全ての条件を満たさなけ
ればいけないプロセッサが条件を満たした時に、初めて
“ｌ”になる。

各プロセッサシステム１０−０〜１０−３の同期装置１
において、同期信号Ｓ９はマスク・フリップ・フロップ
５でマスクされた各同期線７の論理積を取っているため
、各プロセッサは同期を取らなければならない条件の同
期線７のみ、マスク・フリップ・フロップ５を有効にす
ることにより、各プロセ・ノサが同期を必要とする条件
だけで選択的に同期を取ることをハードウェアで実現す
ることが可能となる。

上述の処理の時間経過に伴う各部の信号状態の一例が第
４図に示されている。

第４図は本発明の一実施例における、動作の時間的な系
列を示したものである。第４図に示すごとく、時間ｔ、
以前には各プロセッサの信号フリップ・フロップ２の出
力は、前記表に示した初期値を有している。

ここで、今、時間ｔ０において、プロセッサシステム１
０−Ｏの条件Ａ並びにプロセッサシステム１Ｏ−３の条
件Ａが成立し、時間１．において、プロセッサシステム
１Ｏ−２の条件Ｂが成立し、時間１、において、プロセ
ッサシステム１Ｏ−２の条件Ａが成立し、時間ｔ、にお
いて、プロセッサシステム１０−１の条件Ｂが成立した
とする。この場合、時間ｔ２において、条件Ａが成立し
、条件Ａの同期線７の出力が“１”となり、条件Ａのみ
が成立条件であるプロセッサシステム１ｏ−ｏと１Ｏ−
３の同期信号Ｓ９が“１”となる。

更に、時間ｔ４において条件Ｂが成立し、条件Ｂの同期
線７の出力が“１″となり、条件Ｂのみが成立条件であ
るプロセッサシステム１０−１並びに条件Ａ且つ条件Ｂ
が成立条件であるプロセッサシステム１Ｏ−２の同期信
号Ｓ９が“ｌ”となる。

このようにして、各条件毎に同期を取ることが必要な場
合に、その条件を満たさなければいけない全てのプロセ
ッサが条件を満たした時に、同期を取ることが可能であ
り、各プロセッサが同期を必要とする条件だけで同期を
取ることをハードウェアで実現することができる。

従って、たとえ階層レベルシミュレーションのように複
数個のプロセッサ群が異なった条件で同期を取る必要が
ある場合であっても、これに対応することができるし、
また、その場合の処理において、オーバーヘッドが太き
（なるなどのこともない。

〔発明の効果〕

以上説明したように、本発明によって、マルチプロセッ
サシステムにおいて、複数個の同期条件の内、各プロセ
ッサが同期を必要とする条件だけで選択的に同期を取る
ことをハードウェアで実現することが可能となった。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するブロック図、 第２図は本発明を用いたマルチプロセッサの全体の構成
の一例を示す図、 第３図は本発明の一実施例の動作を説明に供する図、 第４図はその動作の時間的な系列を示す図である。 １・・・・・同期装置 ２・・・・・信号フリップ・フロップ ３・・・・・ドライバ ４・・・・・レシーバ ５・・・・・マスク・フリップ・フロップ６・・・・・
プロセッサからの制御線 ７．７−ａ、？−ｂ・・・同期線 １０、１０−０〜１０−３・・・プロセッサシステム Ｓ６・・・・制御信号 Ｓ８・・・・同期結果 Ｓ９・・・・同期信号 代理人　弁理士　　岩　佐　　義　幸 第２図

Claims (1)

【特許請求の範囲】
1. （１）各々プロセッサを含む複数個のプロセッサシステ
   ムと、各プロセッサシステムを結合する接続網から成る
   マルチプロセッサシステムにおいて、各プロセッサ間に
   接続されている複数本の同期線と、 各プロセッサシステム上で、同期線毎に、プロセッサシ
   ステムから出力される同期信号を保持する信号フリップ
   ・フロップと、信号フリップ・フロップの値を同期線に
   ワイアドオア論理で出力するドライバと、同期線の値を
   検出するレシーバと、同期線の信号を同期の条件にする
   か否かを保持するマスク・フリップ・フロップを有し、
   マスク・フリップ・フロップでマスクされた各同期線の
   論理積を取ることにより、最終的な同期信号を得る同期
   装置とから構成したことを特徴とするプロセッサ間同期
   装置。