JPH01304457A - Pattern forming method - Google Patents
Pattern forming methodInfo
- Publication number
- JPH01304457A JPH01304457A JP63134408A JP13440888A JPH01304457A JP H01304457 A JPH01304457 A JP H01304457A JP 63134408 A JP63134408 A JP 63134408A JP 13440888 A JP13440888 A JP 13440888A JP H01304457 A JPH01304457 A JP H01304457A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- resist film
- pattern
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の概要〕
パターン形成方法、特にリフトオフ法を用いた微細パタ
ーン形成方法に関し、
二層レジストの特徴を利用する一方で、パターン限界の
問題を解決するパターン形成方法を提供することを目的
とし、
基板に下層レジスト膜を、続いて該下層レジスト膜上に
電子線ポジ型の上層レジストn9を形成する工程、上層
レジスト膜をパターニングし、蒸着法により酸素を用い
るドライエツチングに耐性をもつ物質の蒸着膜を形成す
る工程、リフトオフ法により上層レジスト膜の未露光部
分とその上の蒸着膜を除去する工程、および蒸着膜をマ
スクに下層レジスト膜に対し異方性エツチングを行なう
工程を含むことを特徴とするパターン形成方法を含み構
成する。[Detailed Description of the Invention] [Summary of the Invention] Regarding a pattern forming method, particularly a fine pattern forming method using a lift-off method, a pattern forming method that utilizes the characteristics of a two-layer resist and solves the problem of pattern limitations has been developed. A step of forming a lower resist film on a substrate, then forming an electron beam positive type upper resist film n9 on the lower resist film, patterning the upper resist film, and dry etching using oxygen using a vapor deposition method. A process of forming a vapor deposited film of a substance that is resistant to etching, a process of removing the unexposed part of the upper resist film and the vapor deposited film above it using a lift-off method, and anisotropic etching of the lower resist film using the vapor deposited film as a mask. The present invention includes a pattern forming method characterized in that it includes a step of performing.
本発明はパターン形成方法、特にリフトオフ法を用いた
微細パターン形成方法に関する。The present invention relates to a pattern forming method, and particularly to a fine pattern forming method using a lift-off method.
パターンルールの開発目標が0.2〜0.3μmの半導
体集積回路の製造において、微細パターン形成技術はこ
れまで以上に重要になってきているもので、ビームをよ
く絞ることができる電子線を用いる電子線(EB)露光
と二層レジストを組み合わせが技術もその一つである。In the production of semiconductor integrated circuits with a pattern rule development target of 0.2 to 0.3 μm, fine pattern formation technology is becoming more important than ever, and it uses an electron beam that can be focused well. One such technique is a combination of electron beam (EB) exposure and two-layer resist.
第2図は従来例の二層レジスト工程を示すもので、先ず
同図(a)に示されるように、基板1の上にホトレジス
トまたは電子線レジストを用い下層レジスト2を塗布す
る。FIG. 2 shows a conventional two-layer resist process. First, as shown in FIG. 2(a), a lower resist 2 is coated on a substrate 1 using a photoresist or an electron beam resist.
次に、同図(b)に示されるように、下層レジスト2の
上にシリコン含有ネガレジストの上層レジスト3を塗布
する。Next, as shown in FIG. 2B, an upper resist 3 made of a silicon-containing negative resist is applied onto the lower resist 2.
次いで上層レジスト3を電子線4を用い同図(C)に示
される如く、電子ビーム4で上層レジスト3を露光し、
現像して上層レジスト3のパターンを形成する。Next, the upper resist layer 3 is exposed to an electron beam 4 using an electron beam 4, as shown in FIG.
It is developed to form a pattern of the upper resist 3.
続いて、酸素プラズマを用いる反応性イオンエツチング
(Reactive Ion Etching、 R[
)で上層レジスト3のパターンをマスクにして下層レジ
スト2を同図(d)に示されるようにエツチングし、こ
のようにして得られた下層レジスト2のパターンをマス
クにして次の工程を行なう。Subsequently, reactive ion etching (R[
), using the pattern of the upper resist 3 as a mask, the lower resist 2 is etched as shown in FIG.
上層レジスト3にシリコン含有ネガレジストを使用する
理由は、下層レジストのRIEにおいて02によって下
層レジストがエツチングされるときに、上層レジストは
シリコンを含有するため、02プラズマによって上層レ
ジスト中に5in2が形成され、それによって上層レジ
ストがRIEに対して耐性をもつようになるからである
。事実、シリコン含有レジストは、0□ガスを用いる下
層のRIHにおいて、選択比が20倍以上あることが実
験によって確かめられている。The reason why a silicon-containing negative resist is used as the upper resist 3 is that when the lower resist is etched by 02 during RIE of the lower resist, the upper resist contains silicon, so 5 in 2 is formed in the upper resist by the 02 plasma. This is because the upper resist layer becomes resistant to RIE. In fact, it has been experimentally confirmed that silicon-containing resist has a selectivity of 20 times or more in RIH of the lower layer using 0□ gas.
電子線を用いるネガレジストの露光においては、電子線
がレジスト中に入ってレジストの分子を架橋し、電子線
に照射された部分を現像において残すのであるが、電子
線がレジストに入ったときに二次電子が発生せしめられ
、二次電子が不規則な動きをなしてレジストを露光し、
さらには基板からの二次電子がレジスト中に入ってレジ
ストを露光する後方散乱によって隣り合うレジストパタ
ーンが相接する近接効果が発生し、レジストの解像性に
限界がある。またレジストの現像においてレジストの膨
潤が発生し、線と空間が交互に現われるライン・スペー
スパターンの場合に、隣り合つレジストパターンの境界
が不明確になる問題もあり、シリコン含有ネガレジスト
はI?IHにおける耐性に優れるものの、パターン限界
があるという問題がある。When exposing a negative resist using an electron beam, the electron beam enters the resist and cross-links the molecules of the resist, leaving the areas exposed to the electron beam during development; however, when the electron beam enters the resist, Secondary electrons are generated, the secondary electrons move irregularly and expose the resist,
Furthermore, secondary electrons from the substrate enter the resist and expose the resist, causing a proximity effect in which adjacent resist patterns come into contact with each other due to backscattering, which limits the resolution of the resist. In addition, swelling of the resist occurs during resist development, and in the case of a line-space pattern in which lines and spaces appear alternately, there is a problem that the boundaries between adjacent resist patterns become unclear. Although it has excellent resistance in IH, there is a problem that there is a pattern limit.
そこで本発明は、二層レジストの特徴を利用する一方で
、パターン限界の問題を解決するパターン形成方法を提
供することを口約とする。The present invention therefore seeks to provide a patterning method that takes advantage of the features of a two-layer resist while solving the problem of pattern limitations.
上記課題は、基板に下層レジスト膜を、続いて該下層レ
ジスト膜上に電子線ポジ型の上層レジスト膜を形成する
工程、上層レジスト膜をパターニングし、蒸着法により
酸素を用いるドライエ、チングに耐性をもつ物質の蒸着
膜を形成する工程、リフトオフ法により上層レジスト膜
の未露光部分とその上の蒸着膜を除去する工程、および
蒸着膜をマスクに下層レジスト膜に対し異方性エツチン
グを行なう工程を含むことを特徴とするパターン形成方
法によって解決される。The above-mentioned problems include the process of forming a lower resist film on a substrate, then forming an electron beam positive upper resist film on the lower resist film, patterning the upper resist film, and using a vapor deposition method to resist dry etching using oxygen. a process of forming a vapor deposited film of a substance having a etchant, a process of removing the unexposed portion of the upper resist film and the vapor deposited film thereon by a lift-off method, and a process of performing anisotropic etching on the lower resist film using the vapor deposited film as a mask. The problem is solved by a pattern forming method characterized by including.
すなわち本発明は、従来例の二層レジストの上層レジス
トであるシリコン含有レジストが解像性に乏しいため、
これに代って高解像性のポジ型レジストを用いるもので
ある。しかし、そのポジレジストは下層レジストのドラ
イエツチングに対して耐性がないので、マスクとして用
いることができない。そこで、本発明では、開孔部だけ
に酸素を用いるドライエツチングに優れた耐性をもつ材
料の薄膜を形成する。そして、開孔部だけにマスク材料
を残置するよう有機溶剤で未露光部のポジレジストを除
去することによって、微細パターンの形成が可能となる
。That is, in the present invention, since the silicon-containing resist, which is the upper layer resist of the conventional two-layer resist, has poor resolution,
Instead, a high-resolution positive resist is used. However, this positive resist cannot be used as a mask because it has no resistance to dry etching of the underlying resist. Therefore, in the present invention, a thin film of a material having excellent resistance to dry etching using oxygen is formed only in the openings. Then, by removing the positive resist in the unexposed areas with an organic solvent so that the mask material remains only in the openings, it becomes possible to form a fine pattern.
以下、本発明を図示の実施例により具体的に5δ明する
。Hereinafter, the present invention will be explained in detail with reference to illustrated embodiments.
本発明の方法を実施する工程は第1図に示される。The steps for carrying out the method of the invention are illustrated in FIG.
第1図(a)参照:
基板11上に下層レジストを塗布し、光照射、ベーキン
グなどの方法でそれを硬化して下層レジスト膜12を形
成し、その上に電子線ポジ型しジスI・で上層レジスト
膜13を同様に該ポジレジストの塗布、硬化によって形
成する。下層レジストは例えばCMSなる商品名のネガ
レジストとし、上層レジストは例えばPMMAなる商品
名のポジレジストとする。Refer to FIG. 1(a): A lower resist film 12 is formed by coating a lower resist film on a substrate 11 and curing it by a method such as light irradiation or baking. Then, the upper resist film 13 is similarly formed by applying and curing the positive resist. The lower layer resist is, for example, a negative resist with the trade name CMS, and the upper layer resist is, for example, a positive resist with the trade name PMMA.
第1図(b)参照:
従来例の場合と同様の電子線露光、現像によって上層レ
ジスト膜13のパターニングを行なう。Refer to FIG. 1(b): The upper resist film 13 is patterned by electron beam exposure and development as in the conventional example.
第1図(C)参照:
蒸着によって例えばアルミニウム(II l )膜14
を0.1μm以下の膜厚に形成する。A2の膜厚は、次
の工程におけるRIHにおいてマスクとしての耐性をも
ちうる厚さであればよく、それはRIEのための装置に
よって異なるが、0.1μm以下では!足りる。また、
A!を厚く蒸着すると、上層レジスト膜13のパターン
の側壁にA2が付着し、リフトオフの妨げとなるので注
意しなければならない。See FIG. 1(C): For example, an aluminum (II l ) film 14 is formed by vapor deposition.
is formed to a thickness of 0.1 μm or less. The thickness of A2 should be as long as it can be used as a mask in the next step of RIH, and although it varies depending on the RIE device, it should not be less than 0.1 μm! Enough. Also,
A! If A2 is deposited thickly, A2 will adhere to the sidewalls of the pattern of the upper resist film 13, which will hinder lift-off, so care must be taken.
第1図(d)参照:
有機溶剤(例えばアセトン)で上層レジスト膜13の未
露光部とその上のAj2膜を除去するリフトオフ工程を
行なう。Refer to FIG. 1(d): A lift-off process is performed to remove the unexposed portion of the upper resist film 13 and the Aj2 film thereon using an organic solvent (for example, acetone).
第1図(e)参照:
0□を用いるRIEで下層レジスト膜12をエツチング
して下層レジストのパターンを得る。Refer to FIG. 1(e): The lower resist film 12 is etched by RIE using 0□ to obtain a lower resist pattern.
上記した工程で、上層レジスト膜13はリフトオフを容
易にするため膜厚を0.2〜0.3μmにする。In the above steps, the upper resist film 13 has a thickness of 0.2 to 0.3 μm to facilitate lift-off.
また、lの代りに金(Au)を用いてもよい。下層レジ
ストの膜厚は八!のRIE耐性との関係で設定するが、
一実施例では2.0μmの膜厚として良好な結果を得た
。Further, gold (Au) may be used instead of l. The thickness of the lower resist layer is 8! It is set in relation to the RIE resistance of
In one example, good results were obtained with a film thickness of 2.0 μm.
以上のように本発明によれば、従来の二層レジストの場
合(パターン幅0.5μm)よりも高精度で幅0.2μ
mの微細パターンの形成が可能となった。As described above, according to the present invention, the pattern width is 0.2 μm with higher accuracy than the conventional two-layer resist (pattern width 0.5 μm).
It became possible to form fine patterns of m.
第1図(a)〜(e)は本発明実施例断面図、第2図(
a)〜(d)は従来例断面図である。
図中、
11は基板、
12は下層レジスト膜、
13は上層レジスト膜、
14はへ!膜
を示す。Figures 1 (a) to (e) are cross-sectional views of embodiments of the present invention, and Figure 2 (
a) to (d) are cross-sectional views of conventional examples. In the figure, 11 is the substrate, 12 is the lower resist film, 13 is the upper resist film, and 14 is to! The membrane is shown.
Claims (1)
下層レジスト膜上に電子線ポジ型の上層レジスト膜(1
3)を形成する工程、 上層レジスト膜(13)をパターニングし、蒸着法によ
り酸素を用いるドライエッチングに耐性をもつ物質の蒸
着膜(14)を形成する工程、 リフトオフ法により上層レジスト膜の未露光部分とその
上の蒸着膜(14)を除去する工程、および蒸着膜(1
4)をマスクに下層レジスト膜(12)に対し異方性エ
ッチングを行なう工程を含むことを特徴とするパターン
形成方法。[Claims] A lower resist film (12) is formed on the substrate (11), and then an electron beam positive type upper resist film (12) is formed on the lower resist film.
Step 3): patterning the upper resist film (13) and forming a deposited film (14) of a substance resistant to dry etching using oxygen using a vapor deposition method; unexposing the upper resist film using a lift-off method; removing the portion and the deposited film (14) thereon, and removing the deposited film (14);
4) A pattern forming method comprising the step of performing anisotropic etching on the lower resist film (12) using the mask as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134408A JPH01304457A (en) | 1988-06-02 | 1988-06-02 | Pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134408A JPH01304457A (en) | 1988-06-02 | 1988-06-02 | Pattern forming method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304457A true JPH01304457A (en) | 1989-12-08 |
Family
ID=15127686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63134408A Pending JPH01304457A (en) | 1988-06-02 | 1988-06-02 | Pattern forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304457A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789140A (en) * | 1996-04-25 | 1998-08-04 | Fujitsu Limited | Method of forming a pattern or via structure utilizing supplemental electron beam exposure and development to remove image residue |
| CN102403200A (en) * | 2011-11-29 | 2012-04-04 | 无锡中微晶园电子有限公司 | Method for realizing pattern with line width of 0.18[mu]m by double photoetching method for I line photoetching machine |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945443A (en) * | 1982-08-25 | 1984-03-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Manufacture of chrome mask |
-
1988
- 1988-06-02 JP JP63134408A patent/JPH01304457A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945443A (en) * | 1982-08-25 | 1984-03-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Manufacture of chrome mask |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789140A (en) * | 1996-04-25 | 1998-08-04 | Fujitsu Limited | Method of forming a pattern or via structure utilizing supplemental electron beam exposure and development to remove image residue |
| US5942373A (en) * | 1996-04-25 | 1999-08-24 | Fujitsu Limited | Pattern or via structure formed through supplemental electron beam exposure and development to remove image residue |
| CN102403200A (en) * | 2011-11-29 | 2012-04-04 | 无锡中微晶园电子有限公司 | Method for realizing pattern with line width of 0.18[mu]m by double photoetching method for I line photoetching machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
| JPH0466345B2 (en) | ||
| JPS6211068B2 (en) | ||
| JPH01304457A (en) | Pattern forming method | |
| JP2580681B2 (en) | Method for manufacturing semiconductor device | |
| JPH02156244A (en) | Pattern forming method | |
| JPH04249311A (en) | Method of forming fine pattern of limit resolution or less of photolithography | |
| JPH11204414A (en) | Pattern formation method | |
| JPS613489A (en) | Manufacture of semiconductor device | |
| JPS5950053B2 (en) | Photo engraving method | |
| JPH0821574B2 (en) | Pattern forming method | |
| JPH01296620A (en) | Pattern formation | |
| JPH01304458A (en) | Pattern forming method | |
| JPH0284723A (en) | Dry etching method | |
| JPS58100434A (en) | Method for forming spacer for lift off | |
| JPS63254728A (en) | Forming method for resist pattern | |
| JPH03250619A (en) | Pattern formation | |
| JPH04250624A (en) | Pattern formation | |
| JPS6116526A (en) | Pattern formation method | |
| JPS6154629A (en) | Forming process of photoresist pattern | |
| JPH03203239A (en) | Manufacture of semiconductor device | |
| JPS61121332A (en) | Pattern forming method | |
| JPS63169028A (en) | Forming method for fine pattern | |
| JPH0576766B2 (en) |