JPH01304544A - 障害検出方式 - Google Patents
障害検出方式Info
- Publication number
- JPH01304544A JPH01304544A JP63134617A JP13461788A JPH01304544A JP H01304544 A JPH01304544 A JP H01304544A JP 63134617 A JP63134617 A JP 63134617A JP 13461788 A JP13461788 A JP 13461788A JP H01304544 A JPH01304544 A JP H01304544A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- circuit
- value
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000010365 information processing Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は障害検出方式に関し、特に互いに非同期のタロ
ツク信号により動作するデータ処理回路間においてデー
タ転送を行う情報処理装置の障害検出方式に関する。
ツク信号により動作するデータ処理回路間においてデー
タ転送を行う情報処理装置の障害検出方式に関する。
従来技術
従来、この種の情報処理装置においては、互いに非同期
のクロック信号により動作するデータ処理回路間でデー
タを転送するとき、データの送出側とデータの受取側と
の間で待合わせをしなければならなかった。
のクロック信号により動作するデータ処理回路間でデー
タを転送するとき、データの送出側とデータの受取側と
の間で待合わせをしなければならなかった。
このとき、データの送出側ではデータを送出するまで処
理が進まないので、データ処理回路間にバッファを設け
てデータの送出待ちをなくすことにより、その処理の遅
れを回避している。
理が進まないので、データ処理回路間にバッファを設け
てデータの送出待ちをなくすことにより、その処理の遅
れを回避している。
さらに、処理の高速化のためにデータ処理回路各々にバ
ッファカウント回路、すなわちバッファに保持されてい
るデータの数を保持する回路を有する場合がある。これ
らのバッファカウント回路は各々非同期に更新されるた
め、複雑な制御によりチエツクタイミングの信号が生成
され、この信号が出力されたときにのみバッファカウン
ト回路各々の比較チエツクが行われている。
ッファカウント回路、すなわちバッファに保持されてい
るデータの数を保持する回路を有する場合がある。これ
らのバッファカウント回路は各々非同期に更新されるた
め、複雑な制御によりチエツクタイミングの信号が生成
され、この信号が出力されたときにのみバッファカウン
ト回路各々の比較チエツクが行われている。
このような従来の情報処理装置では、互いに非同期のタ
ロツク信号により動作するデータ処理回路間でデータを
転送するときに用いられる各データ処理回路のバッファ
カウント回路各々の比較チエツクを行うために複雑な制
御を必要としているので、装置のハードウェア量が増大
するという欠点がある。
ロツク信号により動作するデータ処理回路間でデータを
転送するときに用いられる各データ処理回路のバッファ
カウント回路各々の比較チエツクを行うために複雑な制
御を必要としているので、装置のハードウェア量が増大
するという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、バッファカウント回路各々の比較チエツ
クを少ないハードウェア量で行うことができる障害検出
方式の提供を目的とする。
されたもので、バッファカウント回路各々の比較チエツ
クを少ないハードウェア量で行うことができる障害検出
方式の提供を目的とする。
九肌ムＪス
本発明による障害検出方式は、互いに非同期のクロック
により動作する第１および第２のデータ処理装置間にお
いてバッファを介してデータ転送を行う情報処理システ
ムの障害検出方式であって、前記第１のデータ処理装置
から前記バッファに送出されるデータのデータ量を前記
第１のデータ処理装置のクロックに同期して計数する第
１の計数手段と、前記バッファに格納されたデータのデ
ータ量を前記第２のデータ処理装置のクロックに同期し
て計数する第２の計数手段と、前記１の計数手段の計数
値と前記第２の計数手段の計数値とを比較する比較手段
とを有し、前記比較手段の比較結果が予め設定された所
定時間不一致を示したときに前記データ転送における障
害の発生を通知するようにしたことを特徴とする。
により動作する第１および第２のデータ処理装置間にお
いてバッファを介してデータ転送を行う情報処理システ
ムの障害検出方式であって、前記第１のデータ処理装置
から前記バッファに送出されるデータのデータ量を前記
第１のデータ処理装置のクロックに同期して計数する第
１の計数手段と、前記バッファに格納されたデータのデ
ータ量を前記第２のデータ処理装置のクロックに同期し
て計数する第２の計数手段と、前記１の計数手段の計数
値と前記第２の計数手段の計数値とを比較する比較手段
とを有し、前記比較手段の比較結果が予め設定された所
定時間不一致を示したときに前記データ転送における障
害の発生を通知するようにしたことを特徴とする。
ｘ譜忽
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例による・情報処理装
置は、バッファカウンタ１１を有する演算回路１と、バ
ッファ２１とバッファカウンタ２２とを有する記・障回
８８２と、比較回路３．６と、クロックカウンタ４と、
チエツク指定レジスタ５とを含んで構成されている。
る。図において、本発明の一実施例による・情報処理装
置は、バッファカウンタ１１を有する演算回路１と、バ
ッファ２１とバッファカウンタ２２とを有する記・障回
８８２と、比較回路３．６と、クロックカウンタ４と、
チエツク指定レジスタ５とを含んで構成されている。
演算回路１から送出されたデータ１０１は、ＦＩＦ Ｏ
（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ） Ｍ成のバ
ッファ２１に一時的にストアされて記憶回＃ｒ２に転送
される。
（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ） Ｍ成のバ
ッファ２１に一時的にストアされて記憶回＃ｒ２に転送
される。
演算回路１のバッファカウンタ１１は演算回路１から記
憶回路２にデータ１０１が転送される度に” １ ”ず
つ加算される。また、記憶回路２のバッファカウンタ２
２は演算回路１から転送されてきたデータ１０１がバッ
ファ２１に登録される度に“１′°ずつ加算される。
憶回路２にデータ１０１が転送される度に” １ ”ず
つ加算される。また、記憶回路２のバッファカウンタ２
２は演算回路１から転送されてきたデータ１０１がバッ
ファ２１に登録される度に“１′°ずつ加算される。
ここで、演算回路１および記憶回路２は夫々非同期のク
ロックで動作しているため、バッファカウンタ１１とバ
ッファカウンタ２２とは必ずしも同時に加算処理が行わ
れるとは限らない。
ロックで動作しているため、バッファカウンタ１１とバ
ッファカウンタ２２とは必ずしも同時に加算処理が行わ
れるとは限らない。
比較回路３はバッファカウンタ１１に保持された値１０
２と、バッファカウンタ２２に保持された値１０３とを
比較し、その比較結果が一致を示すときにクロックカウ
ンタ４にリセット信号１０４を出力する。
２と、バッファカウンタ２２に保持された値１０３とを
比較し、その比較結果が一致を示すときにクロックカウ
ンタ４にリセット信号１０４を出力する。
クロックカウンタ４は情報処理装置の基本クロックが出
力される度に“１″ずつ加算され、比較回路３からのリ
セット信号１０４によりリセットされる。すなわち、バ
ッファカウンタ１１に保持された値１０２とバッファカ
ウンタ２２に保持された値１０３とが一致したときに、
クロックカウンタ４はリセットされる。
力される度に“１″ずつ加算され、比較回路３からのリ
セット信号１０４によりリセットされる。すなわち、バ
ッファカウンタ１１に保持された値１０２とバッファカ
ウンタ２２に保持された値１０３とが一致したときに、
クロックカウンタ４はリセットされる。
チエツク指定レジスタ５には予め指定された値、すなわ
ちバッファカウンタ１１に保持された値１０２とバッフ
ァカウンタ２２に保持された値１０３とが不一致を示す
クロック数の最大値がセットされている。
ちバッファカウンタ１１に保持された値１０２とバッフ
ァカウンタ２２に保持された値１０３とが不一致を示す
クロック数の最大値がセットされている。
比較回路６はクロックカウンタ４が示す値１０５とチエ
ツク指定レジスタ５に保持された値１０６とを比較し、
クロックカウンタ４が示す値１０５がチエツク指定レジ
スタ５に保持された値１０６以上になるとエラー検出信
号１０７を出力し、障害の検出を報告する。
ツク指定レジスタ５に保持された値１０６とを比較し、
クロックカウンタ４が示す値１０５がチエツク指定レジ
スタ５に保持された値１０６以上になるとエラー検出信
号１０７を出力し、障害の検出を報告する。
次に、第１図を用いて本発明の一実施例の動作について
説明する。
説明する。
演算回路１から記憶回路２のバッファ２１にデータ１０
１が転送されると、演算回路１のバッファカウンタ１１
には１”が加算される。また、演算回路１からのデータ
１０１の転送によりバッファ２１にデータ１０１が登録
されると、記憶回路２のバッファカウンタ２２には′１
″か加算される。
１が転送されると、演算回路１のバッファカウンタ１１
には１”が加算される。また、演算回路１からのデータ
１０１の転送によりバッファ２１にデータ１０１が登録
されると、記憶回路２のバッファカウンタ２２には′１
″か加算される。
これにより、比較回路３はバッファカウンタ１１に保持
された値１０２とバッファカウンタ２２に保持された値
１０３とが一致したときにリセット信号１０４をクロッ
クカウンタ４に出力する。
された値１０２とバッファカウンタ２２に保持された値
１０３とが一致したときにリセット信号１０４をクロッ
クカウンタ４に出力する。
ここで、演算回路１の動作に用いられているタロツクと
記憶回路２の動作に用いられているクロックとは互いに
非同期なので、バッファカウンタ１１に”１″が加算さ
れるタイミングと、バッファカウンタ２２に′１′°が
加算されるタイミングとにはズレが生じ、このズレが生
じている間比較回路３からはリセット信号１０４が出力
されないため、クロックカウンタ４では情報処理装置の
基本クロックが出力される度に“１パずつ加算されてい
く。
記憶回路２の動作に用いられているクロックとは互いに
非同期なので、バッファカウンタ１１に”１″が加算さ
れるタイミングと、バッファカウンタ２２に′１′°が
加算されるタイミングとにはズレが生じ、このズレが生
じている間比較回路３からはリセット信号１０４が出力
されないため、クロックカウンタ４では情報処理装置の
基本クロックが出力される度に“１パずつ加算されてい
く。
したがって、演算回路１から記・障回路２のバッファ２
１にデータ１０１が転送されてから予め設定された所定
時間、比較回路３からクロックカウンタ４にリセット信
号１０４か出力されなければ、すなわちバッファカウン
タ１１に保持された値１０２とバッファカウンタ２２に
保持された値１０３とが不一致を示すクロックカウンタ
４のタロツク数がチエツク指定レジスタ５に保持された
値１０６以上になると、比較回路６からエラー検出信号
１０７が出力されて障害の検出が報告される。
１にデータ１０１が転送されてから予め設定された所定
時間、比較回路３からクロックカウンタ４にリセット信
号１０４か出力されなければ、すなわちバッファカウン
タ１１に保持された値１０２とバッファカウンタ２２に
保持された値１０３とが不一致を示すクロックカウンタ
４のタロツク数がチエツク指定レジスタ５に保持された
値１０６以上になると、比較回路６からエラー検出信号
１０７が出力されて障害の検出が報告される。
このように、互いに非同期のクロックにより動作する演
算回路１および記憶回路２の間においてバッファ２１を
介してデータ転送が行われているとき、演算回路１から
バッファ２１へのデータ１０１の転送量を計数するバッ
ファカウンタ１１に保持された値１０２と、バッファ２
１に登録された演算回路１からのデータ１０１の格納量
を計数するバッファカウンタ２２に保持された値１０３
とが不一致を示すクロックカウンタ４のクロック数かチ
エツク指定レジスタ５に保持された値１０６以上となっ
たときに比較回路６からのエラー検出信号１０７により
障害の検出を報告するようにすることによって、非同期
下における状態管理を行うための障害検出・報告機構を
少ないハードウェア量で実現することができる。
算回路１および記憶回路２の間においてバッファ２１を
介してデータ転送が行われているとき、演算回路１から
バッファ２１へのデータ１０１の転送量を計数するバッ
ファカウンタ１１に保持された値１０２と、バッファ２
１に登録された演算回路１からのデータ１０１の格納量
を計数するバッファカウンタ２２に保持された値１０３
とが不一致を示すクロックカウンタ４のクロック数かチ
エツク指定レジスタ５に保持された値１０６以上となっ
たときに比較回路６からのエラー検出信号１０７により
障害の検出を報告するようにすることによって、非同期
下における状態管理を行うための障害検出・報告機構を
少ないハードウェア量で実現することができる。
よって、演算回路１のバッファカウンタ１１と記・障回
路２のバッファカウンタ２２との比較チエツクを少ない
ハードウェア量で行うことができる。
路２のバッファカウンタ２２との比較チエツクを少ない
ハードウェア量で行うことができる。
発明の詳細
な説明したように本発明によれば、互いに非同期のクロ
ックにより動作する第１および第２のデータ処理装置間
においてバッファを介してデータ転送が行われるとき、
第１のデータ処理装置からバッファに送出されるデータ
のデータ量を第１のデータ処理装置のクロックに同期し
て計数する第１のバッファカウント回路の計数値と、バ
ッファに格納されたデータのデータ量を第２のデータ処
理装置のタロツクに同期して計数する第２のバッファカ
ウント回路の計数値との比較結果が予め設定された所定
時間不一致を示したときにデータ転送における障害の発
生を通知するようにすることによって、第１および第２
のデータ処理装置各々の第１および第２のバッファカウ
ント回路の比較チエツクを少ないハードウェア量で行う
ことかできるという効果がある。
ックにより動作する第１および第２のデータ処理装置間
においてバッファを介してデータ転送が行われるとき、
第１のデータ処理装置からバッファに送出されるデータ
のデータ量を第１のデータ処理装置のクロックに同期し
て計数する第１のバッファカウント回路の計数値と、バ
ッファに格納されたデータのデータ量を第２のデータ処
理装置のタロツクに同期して計数する第２のバッファカ
ウント回路の計数値との比較結果が予め設定された所定
時間不一致を示したときにデータ転送における障害の発
生を通知するようにすることによって、第１および第２
のデータ処理装置各々の第１および第２のバッファカウ
ント回路の比較チエツクを少ないハードウェア量で行う
ことかできるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・演算回路 ２・・・・・・記憶回路 ３．６・・・・・・比較回路 ４・・・・・・クロックカウンタ ５・・・・・・チエツク指定レジスタ １１．２２・・・・・・バッファカウンタ２１・・・・
・・バッファ
る。 主要部分の符号の説明 １・・・・・・演算回路 ２・・・・・・記憶回路 ３．６・・・・・・比較回路 ４・・・・・・クロックカウンタ ５・・・・・・チエツク指定レジスタ １１．２２・・・・・・バッファカウンタ２１・・・・
・・バッファ
Claims (1)
- （１）互いに非同期のクロックにより動作する第１およ
び第２のデータ処理装置間においてバッファを介してデ
ータ転送を行う情報処理システムの障害検出方式であっ
て、前記第１のデータ処理装置から前記バッファに送出
されるデータのデータ量を前記第１のデータ処理装置の
クロックに同期して計数する第１の計数手段と、前記バ
ッファに格納されたデータのデータ量を前記第２のデー
タ処理装置のクロックに同期して計数する第２の計数手
段と、前記１の計数手段の計数値と前記第２の計数手段
の計数値とを比較する比較手段とを有し、前記比較手段
の比較結果が予め設定された所定時間不一致を示したと
きに前記データ転送における障害の発生を通知するよう
にしたことを特徴とする障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134617A JPH01304544A (ja) | 1988-06-01 | 1988-06-01 | 障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134617A JPH01304544A (ja) | 1988-06-01 | 1988-06-01 | 障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304544A true JPH01304544A (ja) | 1989-12-08 |
Family
ID=15132579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63134617A Pending JPH01304544A (ja) | 1988-06-01 | 1988-06-01 | 障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304544A (ja) |
-
1988
- 1988-06-01 JP JP63134617A patent/JPH01304544A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349654A (en) | Fault tolerant data exchange unit | |
| EP0384177B1 (en) | Automatic vernier synchronization of skewed data streams | |
| US4497059A (en) | Multi-channel redundant processing systems | |
| US4346474A (en) | Even-odd parity checking for synchronous data transmission | |
| US7124319B2 (en) | Delay compensation for synchronous processing sets | |
| US6687255B1 (en) | Data communication circuit having FIFO buffer with frame-in-FIFO generator | |
| EP1124179A1 (en) | An apparatus for signal synchronization between two clock domains | |
| NO931062L (no) | Datamaskinsystem med evne til aa tolerere feil | |
| JPH03147045A (ja) | 同期化バッファ回路 | |
| US5857005A (en) | Method and apparatus for synchronizing transfer of data between memory cells | |
| US4279034A (en) | Digital communication system fault isolation circuit | |
| CN1005367B (zh) | 相位同步系统 | |
| JPH01304544A (ja) | 障害検出方式 | |
| US5584028A (en) | Method and device for processing multiple, asynchronous interrupt signals | |
| SU805310A1 (ru) | Многоканальное устройство приоритета | |
| JPS59200365A (ja) | 制御情報転送方式 | |
| JPS6188355A (ja) | デ−タ処理装置 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| GB1018762A (en) | Data transfer system | |
| JPS59214322A (ja) | 直並列変換回路 | |
| GB2254455A (en) | Dedicated "time bus" for real time clock. | |
| JPS6220024A (ja) | バツフアレジスタにおけるリクエスト信号発生装置 | |
| JPH02118710A (ja) | 同期ずれ検出方法およびそのための回路 | |
| JPS62219057A (ja) | デ−タ送信装置 | |
| JPH02148147A (ja) | スキャンパス制御回路 |