JPH01304584A - 集積回路の配線設計法 - Google Patents
集積回路の配線設計法Info
- Publication number
- JPH01304584A JPH01304584A JP63135878A JP13587888A JPH01304584A JP H01304584 A JPH01304584 A JP H01304584A JP 63135878 A JP63135878 A JP 63135878A JP 13587888 A JP13587888 A JP 13587888A JP H01304584 A JPH01304584 A JP H01304584A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- sparse
- area
- areas
- processing process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集ｆＩｆ回路の配線設計法に関し、特に大規模
な集積回路の配線設計法に関する。
な集積回路の配線設計法に関する。
従来、集積回路の配線設計においては、すべての配線を
同一の配線手法で配線するか、または高速な配線手法で
配線できなかった結線要求に対しては経路発見能力の優
れた低速な配線手法を用いている。
同一の配線手法で配線するか、または高速な配線手法で
配線できなかった結線要求に対しては経路発見能力の優
れた低速な配線手法を用いている。
例えば、高速な配線手法にはハイタワーのアルゴリズム
があり、また経路発見能力に優れた低速の配線手法には
り一のアルゴリズムがある。尚、両者ともにその詳細は
、スーカツプの「回路のレイアウト」、プロシーデイン
ダス・オブ・ザ・アイトリプルイー（１’ＲＯＣＦ、Ｅ
ＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ＞１９８１ 年
Ｎｏ、１０ ＰＰ１．２８１ 〜１３０４
に ５己載されている。
があり、また経路発見能力に優れた低速の配線手法には
り一のアルゴリズムがある。尚、両者ともにその詳細は
、スーカツプの「回路のレイアウト」、プロシーデイン
ダス・オブ・ザ・アイトリプルイー（１’ＲＯＣＦ、Ｅ
ＤＩＮＧＳ ＯＦ ＴＨＥ ＩＥＥＥ＞１９８１ 年
Ｎｏ、１０ ＰＰ１．２８１ 〜１３０４
に ５己載されている。
上述した従来の配線設計法は、すべての配線を高速な配
線手法で行う場合には配線不可能な結線要求（以下、未
結線とよぶ）が数多く残るという欠点があり、すべての
配線を低速だが経路発見能力に優れた配線手法て行う場
合には計算機処理の時間が膨大になるという欠点がある
。
線手法で行う場合には配線不可能な結線要求（以下、未
結線とよぶ）が数多く残るという欠点があり、すべての
配線を低速だが経路発見能力に優れた配線手法て行う場
合には計算機処理の時間が膨大になるという欠点がある
。
また、高速な配線手法を用いた後の未結線についてのみ
、経路発見能力に優れた配線手法を用いつ場合も、未結
線の端子対が基板上で遠く離れた場所にある場合は、非
常に配線設計に時間がかがるという欠点がある。すなわ
ち、経路発見能力に１憂れた配線手法は、経路の存在す
る全可能性を調べるため、その処理時間が端子対をがこ
む矩形の面積に比例して増大するからである。
、経路発見能力に優れた配線手法を用いつ場合も、未結
線の端子対が基板上で遠く離れた場所にある場合は、非
常に配線設計に時間がかがるという欠点がある。すなわ
ち、経路発見能力に１憂れた配線手法は、経路の存在す
る全可能性を調べるため、その処理時間が端子対をがこ
む矩形の面積に比例して増大するからである。
本発明の目的は、かがる集積回路の配線設計を短時間で
効率よく行うものて、結線すべき端子間が遠く離れてい
ても容易に配線設計を行うことのできる集積回路の配線
設計法を提供することにある。
効率よく行うものて、結線すべき端子間が遠く離れてい
ても容易に配線設計を行うことのできる集積回路の配線
設計法を提供することにある。
本発明の集積回路の配線設計法は、半導体基板上に形成
された複数の機能セルの信号入出力端子間に配線パター
ンを計算機処理により形成して所望の論理機能を有する
集積回路を実現する集積回路の配線設計法において、す
でに配置されている配線パターンの密集度がしきい値以
下の踵領域群を抽出する工程と、前記端子間の各結線要
求を疎領域内配線と線領域間配線とに分割する工程と、
前記疎領域内配線に高速配線手法を用いて配線を行う工
程と、前記線領域間配線に高能力経路検出配線手法を用
いて配線を行う工程とを含んで構成される。
された複数の機能セルの信号入出力端子間に配線パター
ンを計算機処理により形成して所望の論理機能を有する
集積回路を実現する集積回路の配線設計法において、す
でに配置されている配線パターンの密集度がしきい値以
下の踵領域群を抽出する工程と、前記端子間の各結線要
求を疎領域内配線と線領域間配線とに分割する工程と、
前記疎領域内配線に高速配線手法を用いて配線を行う工
程と、前記線領域間配線に高能力経路検出配線手法を用
いて配線を行う工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の配線設計の概略を説明するためのフロ
ー図である。
ー図である。
第１図に示すように、ががる配線設計はまず半導体基板
上に存在する配線および配線禁止領域の情報から配線ま
たは配線禁止が密集していない線領域を抽出する処理工
程１と、次に一つの結線要求に対し前記線領域抽出工程
で抽出した疎６ｙ域をどのように経由して配線を行うが
を決定する処理工程２と、前記経由配線の決定処理工程
で経由すると決定した疎領域内の具体的な配線経路を求
める処理工程３と、前記疎領域内配線の経路決定処理工
程で求めた配線経路の間の配線経路すなわら踵領域間の
配線経路を密集領域内で求める工程４と、前記疎領域内
配線処理工程３および線領域間配線処理工程４で新たに
発生した配線情報から線領域を修正する処理工程５とを
含んている。
上に存在する配線および配線禁止領域の情報から配線ま
たは配線禁止が密集していない線領域を抽出する処理工
程１と、次に一つの結線要求に対し前記線領域抽出工程
で抽出した疎６ｙ域をどのように経由して配線を行うが
を決定する処理工程２と、前記経由配線の決定処理工程
で経由すると決定した疎領域内の具体的な配線経路を求
める処理工程３と、前記疎領域内配線の経路決定処理工
程で求めた配線経路の間の配線経路すなわら踵領域間の
配線経路を密集領域内で求める工程４と、前記疎領域内
配線処理工程３および線領域間配線処理工程４で新たに
発生した配線情報から線領域を修正する処理工程５とを
含んている。
第２図は第１図に示すフローに基すき形成される配線パ
ターンを有する半導体基板の平面図である。
ターンを有する半導体基板の平面図である。
第２図に示すように、この半導体基板１２は端子６，７
の結線のため線領域８，１１を利用している。まず、半
導体基板］２上で線領域８〜］、１を決定し、端子６，
７間を接続する経路を決定するにあたって使用する線領
域８．１１を決める。
の結線のため線領域８，１１を利用している。まず、半
導体基板］２上で線領域８〜］、１を決定し、端子６，
７間を接続する経路を決定するにあたって使用する線領
域８．１１を決める。
しかる後、線領域８．１１内の配線１３．１４を行い、
次に踵領域間の配線１５．１６を行う。この踵領域８，
１１内は高速配線手法を用いて形成し、また踵領域８，
１１問および線領域１１と端子７間は高能力配線手法を
用いて形成する。従って、端子６，７が基板１２上で遠
く離れていても、高能力配線手法を適用する領域は密集
領域１７内の配線１３．１４問および配線１４と端子１
７間の比較的狭い領域に限定されているため、処理時間
を著しく短縮できるという利点がある。
次に踵領域間の配線１５．１６を行う。この踵領域８，
１１内は高速配線手法を用いて形成し、また踵領域８，
１１問および線領域１１と端子７間は高能力配線手法を
用いて形成する。従って、端子６，７が基板１２上で遠
く離れていても、高能力配線手法を適用する領域は密集
領域１７内の配線１３．１４問および配線１４と端子１
７間の比較的狭い領域に限定されているため、処理時間
を著しく短縮できるという利点がある。
第３図（ａ）〜（ｆ＞は本発明の一実施例を説明するた
めの工程順に示した半導体基板上の線領域決定にあたっ
ての平面図である。尚、半導体基板上には配線格子がＸ
軸方向、Ｙ軸方向にそれぞれ定義されている。
めの工程順に示した半導体基板上の線領域決定にあたっ
ての平面図である。尚、半導体基板上には配線格子がＸ
軸方向、Ｙ軸方向にそれぞれ定義されている。
かかる線領域抽出処理においては、まず第３図（ａ）に
示すように、配線格子」二で配線パターン１８および禁
止の存在しない長さ２以上のＸ軸方向の直線領域１つを
求める。次に、第３図（ｂ）に示すように、第３図（ａ
）で求めた直線領域１９を上下α本複製する。次に、第
３図（ｃ）に示すように、第３図（ａ）、（ｂ）で求め
た直線領域１９のうち互いに重なり合うものの和をとり
一本にする。次に、第３図（ｄ）に示すように、第３図
（ｃ）で得られた直線領域１９のうち互す１に隣接し長
さの等しいものの和をとり一つのＸ方向矩形とする。次
に、第３図（ｅ）に示すように、前述の第３図（ａ）〜
（ｄ）と同様にしてＹ方向についての矩形２１とする。
示すように、配線格子」二で配線パターン１８および禁
止の存在しない長さ２以上のＸ軸方向の直線領域１つを
求める。次に、第３図（ｂ）に示すように、第３図（ａ
）で求めた直線領域１９を上下α本複製する。次に、第
３図（ｃ）に示すように、第３図（ａ）、（ｂ）で求め
た直線領域１９のうち互いに重なり合うものの和をとり
一本にする。次に、第３図（ｄ）に示すように、第３図
（ｃ）で得られた直線領域１９のうち互す１に隣接し長
さの等しいものの和をとり一つのＸ方向矩形とする。次
に、第３図（ｅ）に示すように、前述の第３図（ａ）〜
（ｄ）と同様にしてＹ方向についての矩形２１とする。
さらに、第３図（ｆ）に示すように、第３図＜ａ）〜（
ｅ）で求めた矩形のうち互いに重なり合うものの和をと
り、一つの疎領域２２とする。
ｅ）で求めた矩形のうち互いに重なり合うものの和をと
り、一つの疎領域２２とする。
次に、かかる疎領域内外の配線パターン形成について第
４図（ａ）〜（ｃ）を参照して説明する。
４図（ａ）〜（ｃ）を参照して説明する。
第４図（ａ）〜（ｃ）はかかる本発明の一実施例を説明
するための工程順に示した疎領域内外の配線パターン図
である。
するための工程順に示した疎領域内外の配線パターン図
である。
第４図（ａ）に示すように、まず疎領域のｊ■択にあた
っては、疎領域２２を通過するのに要する第一のコスト
（予想処理時間と経路長の関数）を求める。次に、この
疎領域２２間を結線するのに要する第二のコスＩ・を求
める。次に、結線要求の端子２１から疎領域２２まで結
線するのに要する第三のコストおよび結線要求端子２１
間の結線に要する第四のコストを求める。次に、結線要
求端子２１間を結線するために経由する端子と疎領域２
２の系列およびその系列上の連続する疎領域２２間の前
記第二のコストの和と、系列上の疎領域２２の第一のコ
ストの相と、系列の始めと終りの疎領域２２とそれぞれ
の端子２１までの第三および第四のコストの総和が最小
となるようにコスト最小の系列２３を求める。
っては、疎領域２２を通過するのに要する第一のコスト
（予想処理時間と経路長の関数）を求める。次に、この
疎領域２２間を結線するのに要する第二のコスＩ・を求
める。次に、結線要求の端子２１から疎領域２２まで結
線するのに要する第三のコストおよび結線要求端子２１
間の結線に要する第四のコストを求める。次に、結線要
求端子２１間を結線するために経由する端子と疎領域２
２の系列およびその系列上の連続する疎領域２２間の前
記第二のコストの和と、系列上の疎領域２２の第一のコ
ストの相と、系列の始めと終りの疎領域２２とそれぞれ
の端子２１までの第三および第四のコストの総和が最小
となるようにコスト最小の系列２３を求める。
次に、第４図（ｂ）に示すように、疎領域内の配線処理
にあたっては、前述の第４図（ａ）の処理で求めた系列
上で連続した２つの疎領域の位置関係より線領域間配線
が疎領域２２に侵入する境界の辺を求める。このように
すべての疎領域について境界辺を求めた後、各疎領域２
２内で今求めたその疎領域２２の境界の２辺間をハイタ
ワー法を用いて配線禁止パターン２４等がないところに
求められた配線パターン２５を配線する。
にあたっては、前述の第４図（ａ）の処理で求めた系列
上で連続した２つの疎領域の位置関係より線領域間配線
が疎領域２２に侵入する境界の辺を求める。このように
すべての疎領域について境界辺を求めた後、各疎領域２
２内で今求めたその疎領域２２の境界の２辺間をハイタ
ワー法を用いて配線禁止パターン２４等がないところに
求められた配線パターン２５を配線する。
次に、第４図（ｃ）に示すように、線領域間の配線処理
にあたっては、前述の第４図（ａ）で求めな系列上の２
つの連続する疎領域２２（まなは端子２１〉に対し、第
４図（ｂ）で求めた配線パターン２５間（まなは第４図
（ｂ）で求めた配線パターンと端子間）をり−の方法を
用いて配線禁止パターン２４がないところに求められた
配線パターン２７を配線する。
にあたっては、前述の第４図（ａ）で求めな系列上の２
つの連続する疎領域２２（まなは端子２１〉に対し、第
４図（ｂ）で求めた配線パターン２５間（まなは第４図
（ｂ）で求めた配線パターンと端子間）をり−の方法を
用いて配線禁止パターン２４がないところに求められた
配線パターン２７を配線する。
尚、全結線要求処理が終了していない場合の疎領域の再
構成処理５については、疎領域の選択処理２で経由した
疎領域について新たに線領域抽出処理１と同様の処理を
施し疎領域を更新する。
構成処理５については、疎領域の選択処理２で経由した
疎領域について新たに線領域抽出処理１と同様の処理を
施し疎領域を更新する。
以上説明したように、本発明の集積回路の配線設計法は
、配線経路の決定を疎領域内と線領域間とに分け、疎領
域内には高速な配線手法を用い、線領域間には経路発見
能力に優れた配線手法を用いることにより、配線処理を
高速な配線手法のみを用いる場合に比較して経路発見能
力が高く、且つ経路発見能力に優れた配線手法のみを用
いる場合に比較して高速に行えるという効果がある。
、配線経路の決定を疎領域内と線領域間とに分け、疎領
域内には高速な配線手法を用い、線領域間には経路発見
能力に優れた配線手法を用いることにより、配線処理を
高速な配線手法のみを用いる場合に比較して経路発見能
力が高く、且つ経路発見能力に優れた配線手法のみを用
いる場合に比較して高速に行えるという効果がある。
第１図は本発明の配線処理の概略を説明するためのフロ
ー図、第２図は第１図に示すフローに基すき形成される
配線パターンを有する半導体基板の平面図、第３図（ａ
）〜（ｆ）は本発明の一実施例を説明するための工程順
に示した半導体基板上の線領域平面図、第４図（ａ）〜
（ｃ）は本発明の一実施例を説明するための工程順に示
した疎領域内外の配線パターン図である。 ■・・・線領域抽出処理、２・・・疎領域の選択処理、
３・・・疎領域内の配線処理、４・・・線領域間の配線
処理、５・・・疎領域の再構成処理、６，７．２１・・
・信号入出力端子、８〜１１．２２・・・疎領域、１２
・・・半導体基板、１３〜１６，１．８，２５．２７・
・・配線パターン、１７・・・密集領域、１つ・・・直
線領域、２０・・・Ｘ方向矩形、２１・・・Ｘ方向矩形
、２３・・・コスト最小の線領域系列、２４・・・配線
禁止または既配線パターン。 拓 ｊ 霞 藁 Ｚ 霞 刀 ３ 困 ２２ ゛、２３コス、弓霞・２）の躬１１
拾 ４ 図
ー図、第２図は第１図に示すフローに基すき形成される
配線パターンを有する半導体基板の平面図、第３図（ａ
）〜（ｆ）は本発明の一実施例を説明するための工程順
に示した半導体基板上の線領域平面図、第４図（ａ）〜
（ｃ）は本発明の一実施例を説明するための工程順に示
した疎領域内外の配線パターン図である。 ■・・・線領域抽出処理、２・・・疎領域の選択処理、
３・・・疎領域内の配線処理、４・・・線領域間の配線
処理、５・・・疎領域の再構成処理、６，７．２１・・
・信号入出力端子、８〜１１．２２・・・疎領域、１２
・・・半導体基板、１３〜１６，１．８，２５．２７・
・・配線パターン、１７・・・密集領域、１つ・・・直
線領域、２０・・・Ｘ方向矩形、２１・・・Ｘ方向矩形
、２３・・・コスト最小の線領域系列、２４・・・配線
禁止または既配線パターン。 拓 ｊ 霞 藁 Ｚ 霞 刀 ３ 困 ２２ ゛、２３コス、弓霞・２）の躬１１
拾 ４ 図
Claims (1)
- 半導体基板上に形成された複数の機能セルの信号入出
力端子間に配線パターンを計算機処理により形成して所
望の論理機能を有する集積回路を実現する集積回路の配
線設計法において、すでに配置されている配線パターン
の密集度がしきい値以下の疎領域群を抽出する工程と、
前記端子間の各結線要求を疎領域内配線と疎領域間配線
とに分割する工程と、前記疎領域内配線に高速配線手法
を用いて配線を行う工程と、前記疎領域間配線に高能力
経路検出配線手法を用いて配線を行う工程とを含むこと
を特徴とする集積回路の配線設計法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63135878A JPH01304584A (ja) | 1988-06-01 | 1988-06-01 | 集積回路の配線設計法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63135878A JPH01304584A (ja) | 1988-06-01 | 1988-06-01 | 集積回路の配線設計法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304584A true JPH01304584A (ja) | 1989-12-08 |
Family
ID=15161884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63135878A Pending JPH01304584A (ja) | 1988-06-01 | 1988-06-01 | 集積回路の配線設計法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304584A (ja) |
-
1988
- 1988-06-01 JP JP63135878A patent/JPH01304584A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6463575B1 (en) | Cell-layout method in integrated circuit devices | |
| JPH03173471A (ja) | マスタスライス方式ｌｓｉの配線構造 | |
| JPS61292341A (ja) | 半導体集積回路 | |
| Moulton | Laying the power and ground wires on a VLSI chip | |
| JPH01304584A (ja) | 集積回路の配線設計法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP3105857B2 (ja) | 半導体集積回路装置のレイアウト方法及び半導体集積回路装置 | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPS6298641A (ja) | 半導体集積回路 | |
| JP3017169B2 (ja) | 半導体集積回路装置及びそのレイアウト方法 | |
| JPS63226941A (ja) | 半導体集積回路の製造方法 | |
| JPS60121756A (ja) | 半導体集積回路装置 | |
| JPH0289343A (ja) | 半導体集積回路の配線設計方法 | |
| JPH0661352A (ja) | Ｌｓｉの自動配置配線処理方法 | |
| JPH01112749A (ja) | 半導体集積回路 | |
| KR100211021B1 (ko) | 리버(river) 배선에 필요한 최소 채널폭을 구하기 위한 병렬 처리 방법 | |
| JP2523703B2 (ja) | 半導体集積回路の自動配線方法 | |
| CN118658855A (zh) | 一种基于晶圆级封装工艺的重布线层芯粒间的互连方法 | |
| JPH0737987A (ja) | 半導体集積回路配線方法 | |
| JPH01231346A (ja) | 集積回路の設計方法 | |
| JPH03142857A (ja) | 半導体集積回路の配線方法 | |
| JPH03123055A (ja) | 自動配線方法 | |
| JPS63314846A (ja) | 一層配線方式 | |
| JPS61214543A (ja) | ゲ−トアレイ | |
| JPS60111443A (ja) | 半導体集積回路 |