JPH01304751A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01304751A
JPH01304751A JP13591788A JP13591788A JPH01304751A JP H01304751 A JPH01304751 A JP H01304751A JP 13591788 A JP13591788 A JP 13591788A JP 13591788 A JP13591788 A JP 13591788A JP H01304751 A JPH01304751 A JP H01304751A
Authority
JP
Japan
Prior art keywords
wiring metal
metal layer
wiring
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13591788A
Other languages
English (en)
Inventor
Atsuhiko Ikeda
池田 敦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP13591788A priority Critical patent/JPH01304751A/ja
Publication of JPH01304751A publication Critical patent/JPH01304751A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は、半導体装置における多層配線の形成方法に
関する。
[発明の概要] この発明は、半導体装置における多層配線において、第
一層目の配線金属を二段階にエツチングして、第−層金
属配線と、第−層金属配線と第二層金属配線との接合部
を得るようにしたものである。
[従来の技術] 従来、第2図に示すように、第一層配線金属1をパター
ニングした後に、眉間絶縁IIJI2を堆積し、第−層
金属配線と第二層金属配線の接合部3を、エツチングに
より形成し、その後、第二層配線金属を堆積し、パター
ニングを行なっていた。
[発明が解決しようとする課題] しかし、従来の多層配線形成法は、第二層配線金属4が
、第−層金属配線との接合部3において層間絶縁膜の断
差な、第二層配線金属が、十分に被覆できないために、
断線しやすいという欠点があった。
そこで、この発明は、従来のこのような欠点を解決する
ため、第−層金属配線と第二層金属配線との接合部の段
差を少なくすることを目的としている。
[課題を解決するための手段] 上記課題を解決するために、この発明は、第一層配線金
属を第二層配線金属との接合部以外を途中までエツチン
グし、その後、第一層配線金属をエツチングしてパター
ニングし、眉間絶縁膜を堆積し、第二層配線金属が、第
一層配線金属との接合部で断線しないようにした。
〔作用〕
上記のように形成された多層配線は、第一層配線金属が
柱状を成し、眉間絶縁膜と第−増配線との断差部が無く
なり、第二層配線金属の断線を防止することができるの
である。
〔実施例1 以下に、この発明の実施例を、図面にもとづいて説明す
る。第1図(a)において、第一層配線金属1を2μm
程度の厚さで堆積させる。上記第一層配線金属上に、レ
ジスト5を塗布し、フォトリソグラフィー工程により、
パターニングを行なう。上記レジストパターンをマスク
として、第一層配線金属を1μm程度の厚みになるまで
、エツチングする。その後、レジスト5を除去する。第
1図(b)において、第一層配線金属上に、レジスト6
を塗布し、フォトリソグラフィー工程により、パターニ
ングを行なう、上記レジストパターンをマスクとして、
第一層配線金属をエツチングし、その後、レジスト6を
除去する。第1図(c)において、第−層金属配線上に
、層間絶縁層2を第−層金属配線の柱状部とほぼ同じ高
さになるように堆積する。
第1図(d)において、第二層金属配線4を堆積させる
。これにより、第二層金属配線を断線せずに堆積するこ
とができる。
[発明の効果] この発明は、以上説明したように、第二層金属配線を断
線せずに堆積できる効果がある。
【図面の簡単な説明】
第1図(a)〜(d)は、この発明にかかる多層配線の
形成工程順断面図、第2図は、従来の多層配線の断面図
である。 1・・・第一層配線金属 2・・・層間絶縁膜 4・・・第二層配線金属 以上 出願人 セイコー電子工業株式会社 代理人 弁理士  林   敬 之 助(α) (b) り眉rL貌の形式工程順−面図 第 1 図 第2図

Claims (1)

    【特許請求の範囲】
  1.  第一層配線金属上にホトレジスト膜を塗布し、第二層
    配線金属との接合部のみが残るように、ホトレジスト膜
    をパターニングし、ホトレジストをマスクとして、第一
    層配線金属を途中までエッチングを行ない、ホトレジス
    トを除去し、ホトレジスト膜を塗布し、第一層配線金属
    パターンをホトレジストでパターニングし、第一層配線
    金属をエッチングにより形成し、多層配線を形成するこ
    とを特徴とする半導体装置の製造方法。
JP13591788A 1988-06-02 1988-06-02 半導体装置の製造方法 Pending JPH01304751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13591788A JPH01304751A (ja) 1988-06-02 1988-06-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13591788A JPH01304751A (ja) 1988-06-02 1988-06-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01304751A true JPH01304751A (ja) 1989-12-08

Family

ID=15162864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13591788A Pending JPH01304751A (ja) 1988-06-02 1988-06-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01304751A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad

Similar Documents

Publication Publication Date Title
JP2000357736A (ja) 半導体装置及びその製造方法
JPH01304751A (ja) 半導体装置の製造方法
JPS60250650A (ja) 層間膜のスル−ホ−ル形成方法
JPS5833854A (ja) 半導体装置の製造方法
JPH0799198A (ja) 半導体装置の製造方法
JPH079933B2 (ja) 半導体装置の製造方法
JPH0661354A (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
JPH0195536A (ja) 多重膜配線体の製造方法
JPH03108359A (ja) 配線構造及びその形成方法
JP2809274B2 (ja) 半導体装置の製造方法
JPS62290148A (ja) 半導体装置の製造方法
JPH02113566A (ja) 半導体集積回路
JPH04130726A (ja) 集積回路装置の製造方法
JPH03239331A (ja) 半導体装置の製造方法
JPS6334928A (ja) スル−ホ−ルの形成方法
JPH03263836A (ja) 半導体装置の電極配線形成方法
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法
JPH03127827A (ja) 半導体装置の製造法
JPS62120046A (ja) 半導体装置の製造方法
JPS63181432A (ja) 微細加工方法
JPH0227752A (ja) 半導体装置の製造方法
JPS61180456A (ja) 半導体装置の製造方法
JPS6254943A (ja) 半導体装置の製造方法
JPH03241835A (ja) 配線膜の形成方法