JPS63181432A - 微細加工方法 - Google Patents

微細加工方法

Info

Publication number
JPS63181432A
JPS63181432A JP62014665A JP1466587A JPS63181432A JP S63181432 A JPS63181432 A JP S63181432A JP 62014665 A JP62014665 A JP 62014665A JP 1466587 A JP1466587 A JP 1466587A JP S63181432 A JPS63181432 A JP S63181432A
Authority
JP
Japan
Prior art keywords
etched
layer
resist film
pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62014665A
Other languages
English (en)
Inventor
Takeshi Idota
健 井戸田
Masaaki Oshima
大島 正晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62014665A priority Critical patent/JPS63181432A/ja
Publication of JPS63181432A publication Critical patent/JPS63181432A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は微細加工方法に関するものであり、特に半導体
装置製造のための微細加工方法に関するものである。
従来の技術 従来から、半導体装置の高密度化、高速化など性能向上
をはかる上で、半導体装置各部の微細化が重要視されて
きた。
以下、第2図を参照しながら、従来の技術について説明
する。
第2図aにおいて11は半導体基板、12.13はそれ
ぞれ半導体基板11上に形成された第2被エツチング層
、第1被エツチング層、14はパターン形成後のレジス
ト膜である。
第2図乙のようにパターン形成されたレジスト膜14を
マスクとして第1被エツチング層13をエツチングする
と、第2図すのようになる。次に第2図Cのごとくパタ
ーン形成された第1被エツチング層13をマスクにして
、第2被エツチング層12をエツチングする。その後、
レジスト膜14を除去して第2図dのようなパターン断
面を得る。
例えば、半導体基板11がInP基板、第2被エツチン
グ層12がInGiLAliP層で膜厚が0.3 pm
第1被エツチング層13がSiO□膜で膜厚が03μm
1 レジスト膜14がシデリイ社の31400−17(
商品名)であり、レジスト膜14を約0.3μm塗布し
て約O,aμm幅のパターンを形成した場合、5102
膜のエツチングにフッ酸系エツチング液、InGaAs
Pのエツチングに硫酸系エツチング液を用いると、第2
被エツチング層12のInGaAsP層に形成されるパ
ターンの幅は約2.Qμmとなる。
発明が解決しようとする問題点 従来技術で説明した方法によると、レジスト膜をマスク
にしてSiO□膜をエツチングするとき、横方向にもエ
ツチングが進みアンダーカットを生じて5i02膜に形
成されるパターンの幅は、レジスト膜に形成されたパタ
ーンの幅よりも大きくなる。さらに、このように形成さ
れたSiO2膜をマスクにしてInGaAsP層をエツ
チングするときにもアンダーカットが生じて、InGa
AsP層に形成されるパターンの幅は、SiO□膜に形
成されたパターンの幅よりも大きくなる。
このように、レジスト膜に微細なパターンを形成しても
、被エツチング最上層の下の層に微細なパターンを形成
することは、困難であった。
本発明は上記問題点を解消させ、被エツチング最上層と
同程度の微細パターンを、被エツチング最上層の下の層
にも形成できる方法を提供することを目的とする。
問題点を解決するための手段 この目的を達成させるために、本発明は次のような構成
としている。
すなわち、基板上のレジスト膜パターンをマスクにして
、被エツチング最上層をエツチングした後、その基板を
有機溶剤雰囲気中に所定の時間だけ放置して、レジスト
膜パターンの端を溶流させ、そして、溶流したレジスト
膜を固化してから、被エツチング最上層の下の層をエツ
チングする。
作用 レジスト膜をマスクにして被エツチング層をエツチング
すると、アンダーカットが生じてパターンの幅が広がる
。このアンダーカットによるパターンの広がりをレジス
ト膜で埋めるために有機溶剤雰囲気中に放置し、レジス
ト膜パターンの端を溶流させる。そして、溶流したレジ
スト膜を固化して、この固化したレジスト膜をマスクに
して被エツチング最上層の下の層をエツチングすれば、
アンダーカットによるパターン幅の広がりは、被エツチ
ング最上層のアンダーカットと同程度におさえられる。
実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
第1図は本発明の一実施例を示すもので、1はInP基
板、2はInGaAsP層、3は5102膜、4はパタ
ーン形成されたレジスト膜である。
第1図aに示すようにレジスト膜パターンを形成し、こ
のレジスト膜4をマスクにして、5i02膜3をフッ酸
系エツチング液でエツチングし、工nGaA+P層2を
露出させる。この工程では、5in2膜3にアンダーカ
ットを生じるために、SiO□膜3に形成されるパター
ンの幅は、レジスト膜パターンの幅より大きくなり、第
1図すに示すようになる。次に、この第1図すに示した
基板をアセトン雰囲気中に2分間程度放置した後、約1
00’Cでベーキングを施すと、第1図Cに示す構造と
なる。そして、硫酸系エツチング液を用いて、工nG′
a−ムsP層2をエツチングすると、第1図dに示すよ
うな断面が形成され、レジスト膜4を除去することによ
り、第1図eに示す断面の構造が得られる。
InGaAsP層2の膜厚を約0.3μlEl、SiO
2膜3の膜厚を約0.3μmとし、レジスト膜4にシプ
リイ社の31400−17(商品名)を用いて5i02
膜3の上に約0.3μm塗布し、約0.8μm幅のパタ
ーンを形成した場合、InG&ASP層2には約1.3
μm幅のパターンが得られた。
なお、被エツチング層である2、3は、それぞれInG
aAsP層、SiO2膜に限るものではなく、それらの
膜厚も特定されるものではない。また、レジスト膜4を
溶流する方法としては、アセトン雰囲気中への放置に限
るものではなく、使用する有機溶剤、放置時間は、使用
するレジスト、被エツチング層の材料・表面状態などの
条件によって、実験的に決定される。
発明の効果 本発明による微細加工方法は以上のような方法によるも
のであシ、レジスト膜下に生じた被エツチング最上層の
アンダーカットをレジスト膜を溶流して埋めるために、
被エツチング最上層にパターン形成後の基板を有機溶剤
雰囲気中に放置しておシ、この有機溶剤雰囲気中への放
置によって被エツチング最上層のアンダーカットは埋め
られ、被エツチング最上層の下の被エツチング層に生ず
るアンダーカットを、被エツチング最上層に生じたアン
ダーカットと同程度におさえることができ、第2番目の
被エツチング層に微細パターンの形成が可能となる。
【図面の簡単な説明】
第1図&−6は、本発明の一実施例による微細加工方法
の工程を示す断面図、第2図&〜dは従来の微細加工方
法による工程を示す断面図である。 1・・・・・・InP基板、2・・・・・・InCra
AsP層、3・・・・・・SiO□膜、4・・・・・・
レジスト膜。

Claims (1)

    【特許請求の範囲】
  1.  2層以上の異なる被エッチング層が形成された基板上
    に所定のレジスト膜パターンを形成する工程と、前記レ
    ジスト膜パターンをマスクにして被エッチング層の最上
    層を最上層の下の被エッチング層が露出するまでエッチ
    ングした後、有機溶剤雰囲気中で前記基板上のレジスト
    膜パターンの端を溶流させる工程と、前記溶流したレジ
    スト膜を固化してから、最上層の下の被エッチング層を
    エッチングする工程を有する微細加工方法。
JP62014665A 1987-01-23 1987-01-23 微細加工方法 Pending JPS63181432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62014665A JPS63181432A (ja) 1987-01-23 1987-01-23 微細加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62014665A JPS63181432A (ja) 1987-01-23 1987-01-23 微細加工方法

Publications (1)

Publication Number Publication Date
JPS63181432A true JPS63181432A (ja) 1988-07-26

Family

ID=11867509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62014665A Pending JPS63181432A (ja) 1987-01-23 1987-01-23 微細加工方法

Country Status (1)

Country Link
JP (1) JPS63181432A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013221099A (ja) * 2012-04-17 2013-10-28 Nippon Steel & Sumikin Engineering Co Ltd コークス乾式消火設備及び赤熱コークスの冷却方法
WO2017011723A1 (en) * 2015-07-16 2017-01-19 Pixelteq, Inc. Lithography process for the encapsulation of patterned thin film coatings

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013221099A (ja) * 2012-04-17 2013-10-28 Nippon Steel & Sumikin Engineering Co Ltd コークス乾式消火設備及び赤熱コークスの冷却方法
WO2017011723A1 (en) * 2015-07-16 2017-01-19 Pixelteq, Inc. Lithography process for the encapsulation of patterned thin film coatings

Similar Documents

Publication Publication Date Title
JPS63181432A (ja) 微細加工方法
JPH0458167B2 (ja)
JP3274448B2 (ja) ステンシルマスクの製造方法
JPS63157444A (ja) 選択酸化膜の製造方法
JPS63202939A (ja) 多層配線の製造方法
JPH03196522A (ja) 半導体装置の製造方法
JPS6255693B2 (ja)
JPS63204730A (ja) 微細パタ−ン形成法
JPS62194628A (ja) 半導体装置の製造方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
JPH02189922A (ja) 半導体装置の製造方法
JPS6212502B2 (ja)
JPH0511432B2 (ja)
JPS6366049B2 (ja)
JPS60254733A (ja) パタ−ン形成法
JPS6132718A (ja) 合成樹脂成型金型の製法
JPH0546096B2 (ja)
JPS62183590A (ja) 埋込み型半導体レ−ザ素子の製造方法
JPS62154735A (ja) 半導体装置の製造方法
JPH012008A (ja) 回折格子製造方法
JPS6081829A (ja) 半導体のエツチング方法
JPS63221628A (ja) 半導体装置の製造方法
JPS63137428A (ja) ドライエツチング方法
JPH01304751A (ja) 半導体装置の製造方法
JPS62277746A (ja) 半導体装置の製造方法