JPH01304754A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01304754A JPH01304754A JP63134934A JP13493488A JPH01304754A JP H01304754 A JPH01304754 A JP H01304754A JP 63134934 A JP63134934 A JP 63134934A JP 13493488 A JP13493488 A JP 13493488A JP H01304754 A JPH01304754 A JP H01304754A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- semiconductor element
- element substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、半導体装置の製造法に関する。さらに詳し
くは、表面段差を有する半導体素子基板の表面を平坦化
させることからなる半導体装置の製造法に関する。
くは、表面段差を有する半導体素子基板の表面を平坦化
させることからなる半導体装置の製造法に関する。
（ロ）従来の技術
半導体素子基板には通常、各種エツチングによって形成
された表面段差や、導電層、絶縁層等の部分的形成によ
る表面段差が種々形成されており、ことに最近のメモリ
ー素子等の半導体素子の集積化、高密度化に伴い溝状の
微細な段差を表面に多く有するものが用いられるように
なっている。
された表面段差や、導電層、絶縁層等の部分的形成によ
る表面段差が種々形成されており、ことに最近のメモリ
ー素子等の半導体素子の集積化、高密度化に伴い溝状の
微細な段差を表面に多く有するものが用いられるように
なっている。
これらの表面段差を有する半導体基板上には、通常、直
接あるいは蒸着、スパッタリング等による絶縁膜の形成
、コンタクトホールの形成等を経て外部コンタクト用の
導電膜が形成されろが、前述のごとく溝状の段差を有す
る基板についてこれらの絶縁膜や導電膜の均一な形成が
行い得ない場合か多かった。
接あるいは蒸着、スパッタリング等による絶縁膜の形成
、コンタクトホールの形成等を経て外部コンタクト用の
導電膜が形成されろが、前述のごとく溝状の段差を有す
る基板についてこれらの絶縁膜や導電膜の均一な形成が
行い得ない場合か多かった。
このため、溝状の段差を有する基板上に予め有機シラン
化合物溶液の塗布・加熱処理を行って、その溝状空隙内
を酸化ケイ素系ガラスで充填することによって半導体素
子基板表面を平坦化、平滑化しておくことが行われてい
る。また最近では、テトラエチルオルトシリケートを原
料ガスとするＣＶＤ法により溝状空隙を埋め込んだ形態
で酸化ケイ素膜を効率良く表面形成でき、これを表面平
坦化に応用することら知られている。（“Ａ １．０μ
ｍＣ５ＩＯＳ ＴＹＯＬ）４ＥＬ ＭＥＴＡＬ ＴＥＣ
ＨＮＯＬＯＧＹ ｌＮＣ０ＲＰＯＲＡ−丁１）ＩＧ
ＰＬＡＳＭＡ ＥＮＨＡＮＣＥＤ ＴＥＯＳ″
ＶＭ［Ｃｐｐ ２０−２２゜Ｊｕｎｅ １５−１６
（１９８７））（ハ）発明が解決しようとする課題 しかしながら、前記した有機シラン化合物溶液の塗布、
加熱処理においては、１．０μｍ程度あるいはそれ以下
の幅の狭い溝状に酸化ケイ素系ガラスを面一に形成する
ことは困難であった。例えばかかる方法によって表面平
坦化を行って得られる半導体素子基板を第２図（イ）に
示した。図において、■は基体、２は各々分画して形成
されその間で溝状段差を構成する導電層、７は半導体素
子基板表面を保護する絶縁薄膜であり、４は溝状部に充
填され几酸化ケイ素系ガラスを示すものである。
化合物溶液の塗布・加熱処理を行って、その溝状空隙内
を酸化ケイ素系ガラスで充填することによって半導体素
子基板表面を平坦化、平滑化しておくことが行われてい
る。また最近では、テトラエチルオルトシリケートを原
料ガスとするＣＶＤ法により溝状空隙を埋め込んだ形態
で酸化ケイ素膜を効率良く表面形成でき、これを表面平
坦化に応用することら知られている。（“Ａ １．０μ
ｍＣ５ＩＯＳ ＴＹＯＬ）４ＥＬ ＭＥＴＡＬ ＴＥＣ
ＨＮＯＬＯＧＹ ｌＮＣ０ＲＰＯＲＡ−丁１）ＩＧ
ＰＬＡＳＭＡ ＥＮＨＡＮＣＥＤ ＴＥＯＳ″
ＶＭ［Ｃｐｐ ２０−２２゜Ｊｕｎｅ １５−１６
（１９８７））（ハ）発明が解決しようとする課題 しかしながら、前記した有機シラン化合物溶液の塗布、
加熱処理においては、１．０μｍ程度あるいはそれ以下
の幅の狭い溝状に酸化ケイ素系ガラスを面一に形成する
ことは困難であった。例えばかかる方法によって表面平
坦化を行って得られる半導体素子基板を第２図（イ）に
示した。図において、■は基体、２は各々分画して形成
されその間で溝状段差を構成する導電層、７は半導体素
子基板表面を保護する絶縁薄膜であり、４は溝状部に充
填され几酸化ケイ素系ガラスを示すものである。
このようにガラス４で溝状部は充填されているが、溶液
法による形成であるため、そのガラス４の表面には凹み
が生じて平坦化が不充分である。かかる平坦化処理を行
った後、その表面に絶縁膜及び導電膜を形成した際には
、上記ガラス４の凹みにより、第２図（ロ）に示すごと
く表面に深い凹部が生じ、断線、導通不良等を生じる原
因となっていた。なお、図中、５は表面絶縁膜、６は表
面導電膜を示すものである。
法による形成であるため、そのガラス４の表面には凹み
が生じて平坦化が不充分である。かかる平坦化処理を行
った後、その表面に絶縁膜及び導電膜を形成した際には
、上記ガラス４の凹みにより、第２図（ロ）に示すごと
く表面に深い凹部が生じ、断線、導通不良等を生じる原
因となっていた。なお、図中、５は表面絶縁膜、６は表
面導電膜を示すものである。
一方、テトラエチルオルトシリケートのＣＶＤによる方
法では、１．０μｍ程度の狭い溝をも含めて比較的平坦
な酸化ケイ素膜を形成することができるが、実用上その
形成厚みに制限があるため、より広い幅の溝状部におい
て新たな急峻な溝を形成する特異性があった。例えば、
この方法によって表面平坦化処理して得られる半導体基
板を第３図（イ）に示した。図において、■は基体、２
は溝状段差を構成する導電層、３は上記ＣＶＤ法により
堆積被覆された酸化ケイ素膜を示すものであり、酸化ケ
イ素膜３中の破線は膜成長過程を示すものである。かか
る平坦化処理基板を用いて表面導電膜６を形成した際に
は第３図（ロ）に示されるごとくしばしば酸化ケイ素膜
上の新たな急峻な溝に対応して表面導電膜６の断線部Ａ
が生じる場合かあった。
法では、１．０μｍ程度の狭い溝をも含めて比較的平坦
な酸化ケイ素膜を形成することができるが、実用上その
形成厚みに制限があるため、より広い幅の溝状部におい
て新たな急峻な溝を形成する特異性があった。例えば、
この方法によって表面平坦化処理して得られる半導体基
板を第３図（イ）に示した。図において、■は基体、２
は溝状段差を構成する導電層、３は上記ＣＶＤ法により
堆積被覆された酸化ケイ素膜を示すものであり、酸化ケ
イ素膜３中の破線は膜成長過程を示すものである。かか
る平坦化処理基板を用いて表面導電膜６を形成した際に
は第３図（ロ）に示されるごとくしばしば酸化ケイ素膜
上の新たな急峻な溝に対応して表面導電膜６の断線部Ａ
が生じる場合かあった。
この発明は、かかる状況に鑑みなされたものであり、こ
とに広幅の溝状段差と１μｍ程度あるいはそれ以下の狭
幅の溝状段差とが混在する半導体素子基板から表面の平
坦性が著しく向上された半導体装置を効率良く製造する
方法を提供しようとするものである。
とに広幅の溝状段差と１μｍ程度あるいはそれ以下の狭
幅の溝状段差とが混在する半導体素子基板から表面の平
坦性が著しく向上された半導体装置を効率良く製造する
方法を提供しようとするものである。
（ニ）課題を解決するための手段
本発明者らは、上記観点から鋭意研究を行った結果、前
述したＣＶＤによる平坦化処理と存期ンラン化合物溶液
の塗布、加熱処理を組み合わせることにより、半導体素
子基板の表面平坦性を著しく向上できる事実を見出しこ
の発明に到達した。
述したＣＶＤによる平坦化処理と存期ンラン化合物溶液
の塗布、加熱処理を組み合わせることにより、半導体素
子基板の表面平坦性を著しく向上できる事実を見出しこ
の発明に到達した。
かくしてこの発明によれば表面段差を有する半導体素子
基板の表面を、テトラアルキルシリケートを原料ガスと
して用いたＣＶＤ法によって酸化ケイ素膜で被覆した後
、この酸化ケイ素膜上に有機シラン化合物溶液の塗布、
加熱処理を行うことにより、表面平坦化された半導体装
置を得ることを特徴とする半導体装置の製造方法が提供
される。
基板の表面を、テトラアルキルシリケートを原料ガスと
して用いたＣＶＤ法によって酸化ケイ素膜で被覆した後
、この酸化ケイ素膜上に有機シラン化合物溶液の塗布、
加熱処理を行うことにより、表面平坦化された半導体装
置を得ることを特徴とする半導体装置の製造方法が提供
される。
この発明の対象となる半導体素子基板としては表面段差
を有するものであればよいが、通常、１．０ｇ＋あるい
はそれ以下の狭い幅の溝状段差と、１．０μｍより広い
幅の溝状段差が混在したものに適用するのか好ましい。
を有するものであればよいが、通常、１．０ｇ＋あるい
はそれ以下の狭い幅の溝状段差と、１．０μｍより広い
幅の溝状段差が混在したものに適用するのか好ましい。
この発明において最初の平坦化処理は、上記半導体素子
基板の表面にテトラアルキルシリケートによるＣＶＤ法
によって酸化ケイ素膜を堆積被覆することにより行イっ
れる。この際用いるテトラアルキルシリケートとしては
、テトラ低級アルキルシリケート（低級アルコキシシラ
ン）が適しており、ことにテトラエチルオルトシリケー
トを用いるのが好ましい。また、ＣＶＤ条件はとくに限
定されず常圧ＣＶＤ、減圧ＣＶＤ、プラズマＣＶＤ等の
種々の条件を適用できるが、プラズマＣＶＤ法で行うの
が好ましい。なお、テトラアルキルシリケートの基板へ
の供給は窪素ガスや水素ガスを用いたバブリングによっ
て行うのが適しており、基Ｖｆ！、温度は３５０〜４０
０℃に保持しておくのが好ましい。また、酸化ケイ素膜
の被覆平坦性やスルホール等の加工性などの点から、５
０００〜１００００人程変とするのか最形成している。
基板の表面にテトラアルキルシリケートによるＣＶＤ法
によって酸化ケイ素膜を堆積被覆することにより行イっ
れる。この際用いるテトラアルキルシリケートとしては
、テトラ低級アルキルシリケート（低級アルコキシシラ
ン）が適しており、ことにテトラエチルオルトシリケー
トを用いるのが好ましい。また、ＣＶＤ条件はとくに限
定されず常圧ＣＶＤ、減圧ＣＶＤ、プラズマＣＶＤ等の
種々の条件を適用できるが、プラズマＣＶＤ法で行うの
が好ましい。なお、テトラアルキルシリケートの基板へ
の供給は窪素ガスや水素ガスを用いたバブリングによっ
て行うのが適しており、基Ｖｆ！、温度は３５０〜４０
０℃に保持しておくのが好ましい。また、酸化ケイ素膜
の被覆平坦性やスルホール等の加工性などの点から、５
０００〜１００００人程変とするのか最形成している。
上記平坦化処理後に行われる第２段階の平坦化処理は、
有機ケイ素化合物溶液の塗布、加熱によるガラスの形成
処理によって行われる。この有機ケイ素化合物溶液とし
ては、前述したテトラ低級アルキルシリケートの易揮発
性溶媒溶液を用いるのが適しており、テトラメチルシリ
ケート、テトラエチルシリケート等の低級アルコール溶
液（メタノール、エタノール溶液等）を用いるのが好ま
しい。この際の溶液濃度は粘度に関係するため、被覆さ
せろガラスの厚みによって変動するが、先の平坦化処理
で得られた酸化ケイ素膜上の凹みにガラスが充分に充填
される程度でよ＜七＜に全面を厚いガラスで覆わなくて
もよい。従って、通常、有機ケイ素化合物の３〜８重量
％溶液を用いるのが適している。また、塗布は、ディッ
ピング法、スピンナー法等により行うのが適しており、
加熱温度は通常４００℃前後とするのが好ましい。
有機ケイ素化合物溶液の塗布、加熱によるガラスの形成
処理によって行われる。この有機ケイ素化合物溶液とし
ては、前述したテトラ低級アルキルシリケートの易揮発
性溶媒溶液を用いるのが適しており、テトラメチルシリ
ケート、テトラエチルシリケート等の低級アルコール溶
液（メタノール、エタノール溶液等）を用いるのが好ま
しい。この際の溶液濃度は粘度に関係するため、被覆さ
せろガラスの厚みによって変動するが、先の平坦化処理
で得られた酸化ケイ素膜上の凹みにガラスが充分に充填
される程度でよ＜七＜に全面を厚いガラスで覆わなくて
もよい。従って、通常、有機ケイ素化合物の３〜８重量
％溶液を用いるのが適している。また、塗布は、ディッ
ピング法、スピンナー法等により行うのが適しており、
加熱温度は通常４００℃前後とするのが好ましい。
（ホ）作用
テトラアルキルシリケートを用いたＣＶＤ法により、表
面段差を有する半導体素子基板の表面の種々の幅の溝状
段差を埋めつつ、酸化ケイ素膜か形成される。次いで有
機シラン化合物の塗布、加熱処理により上記酸化ケイ素
膜上に不可避的に形成される凹部を埋めるようにガラス
が形成される。
面段差を有する半導体素子基板の表面の種々の幅の溝状
段差を埋めつつ、酸化ケイ素膜か形成される。次いで有
機シラン化合物の塗布、加熱処理により上記酸化ケイ素
膜上に不可避的に形成される凹部を埋めるようにガラス
が形成される。
（へ）実施例
シリコン半導体基体上に多数の導電層領域（アルミ合金
）をパターン形成しその導電層間に約１μｍの溝状段差
と約３μｍの溝状段差を設定してなる半導体素子基板を
用いてこの発明の方法を実施した。
）をパターン形成しその導電層間に約１μｍの溝状段差
と約３μｍの溝状段差を設定してなる半導体素子基板を
用いてこの発明の方法を実施した。
まず、この半導体素子基板をＣＶＤ装置内に配設した状
態で下記の条件でプラズマＣＶＤを行い、基板表面に約
１００００人の酸化ケイ素膜を被覆形成した。
態で下記の条件でプラズマＣＶＤを行い、基板表面に約
１００００人の酸化ケイ素膜を被覆形成した。
［プラズマＣＶＤ条件Ｊ
原料ガス：テトラエチルオルトシリケート（バブリング
により供給） キャリアーガス：ヘリウムガス（２５００ｍ＆ ／分）
圧 力＋６ｔｏｒｒ 基板温度＝４００℃ 時 間：２分 このようにして被覆された半導体基板の状態を第１図（
イ）に示した。図中、１は基体、２は各々溝状段差を構
成する導電層、３は被覆形成された酸化ケイ素膜を各々
示すものである。このように各々の溝状段差には酸化ケ
イ素が埋め込まれているが、広幅の溝状段差上の酸化ケ
イ素膜表面には図に示すごとく新たな凹みが形成され、
狭幅の溝状段差上にもわずかな凹みが残存し、縁部にお
いても段差が残存している。
により供給） キャリアーガス：ヘリウムガス（２５００ｍ＆ ／分）
圧 力＋６ｔｏｒｒ 基板温度＝４００℃ 時 間：２分 このようにして被覆された半導体基板の状態を第１図（
イ）に示した。図中、１は基体、２は各々溝状段差を構
成する導電層、３は被覆形成された酸化ケイ素膜を各々
示すものである。このように各々の溝状段差には酸化ケ
イ素が埋め込まれているが、広幅の溝状段差上の酸化ケ
イ素膜表面には図に示すごとく新たな凹みが形成され、
狭幅の溝状段差上にもわずかな凹みが残存し、縁部にお
いても段差が残存している。
次いで、この酸化ケイ素膜３上に、テトラエチルオルト
シリケートのエタノール溶液（５重量％）をスピンナー
法で塗布し、４２０℃下で３０分加熱処理して上記各凹
部や段差をガラスで充填することにより、表面平坦性が
著しく向上した第１図（ロ）に示すごとき半導体装置を
得た。図中、４は充填された酸化ケイ素系ガラスを示す
。このように、この発明の方法によれば、１μｍ程度の
狭い溝状段差から広い溝まで特異点なしに連続して平坦
化平滑化を行うことができることが判る。
シリケートのエタノール溶液（５重量％）をスピンナー
法で塗布し、４２０℃下で３０分加熱処理して上記各凹
部や段差をガラスで充填することにより、表面平坦性が
著しく向上した第１図（ロ）に示すごとき半導体装置を
得た。図中、４は充填された酸化ケイ素系ガラスを示す
。このように、この発明の方法によれば、１μｍ程度の
狭い溝状段差から広い溝まで特異点なしに連続して平坦
化平滑化を行うことができることが判る。
このようにして平坦化処理された後に、通常の５ｉＣ）
ｙ蒸着による表面絶縁膜５の形成をおこなった状態を第
１図（ハ）に示し、さら？こエッチバックによるコンタ
クトホールの形成及び蒸着による表面導電Ｍ６（アルミ
ニウム）の形成を行った状態を第１図（ニ）に示した。
ｙ蒸着による表面絶縁膜５の形成をおこなった状態を第
１図（ハ）に示し、さら？こエッチバックによるコンタ
クトホールの形成及び蒸着による表面導電Ｍ６（アルミ
ニウム）の形成を行った状態を第１図（ニ）に示した。
このようにくびれや断線等を生じることなく表面導電膜
か平坦性よく形成できることが判る。
か平坦性よく形成できることが判る。
（ト）発明の効果
この発明の製造法によれば、種々の段差ことに溝状段差
か表面に設定された半導体素子基板から、表面平坦性が
著しく向上した半導体装置を効率良く製造することがで
きる。そして、とくにリフロー処理等の高温加熱処理を
必要としないため、半導体素子基板への悪影響を生じる
こともない。
か表面に設定された半導体素子基板から、表面平坦性が
著しく向上した半導体装置を効率良く製造することがで
きる。そして、とくにリフロー処理等の高温加熱処理を
必要としないため、半導体素子基板への悪影響を生じる
こともない。
第１図（イ）〜（ニ）は、各々この発明の製造法の各工
程を示すための説明図、第２図（イ）及び（ロ）は、従
来の平坦化処理によって得られる半導体装置の状態を各
々示す説明図、第３図（イ）及び（ロ）は、他の従来の
平坦化処理によって得られる半導体装置の状態を各々示
す説明図である。 ■・・・・・・基体、 ２・・・・・・導電層、
３・・・・・・酸化ケイ素膜、４・・・・・・酸化ケイ
素ガラス、５・・・・・・表面絶縁膜、 ６・・・・・
・表面導電膜、７・・・・・・絶縁薄膜。 筒２ 図 （イ） （ロ）
程を示すための説明図、第２図（イ）及び（ロ）は、従
来の平坦化処理によって得られる半導体装置の状態を各
々示す説明図、第３図（イ）及び（ロ）は、他の従来の
平坦化処理によって得られる半導体装置の状態を各々示
す説明図である。 ■・・・・・・基体、 ２・・・・・・導電層、
３・・・・・・酸化ケイ素膜、４・・・・・・酸化ケイ
素ガラス、５・・・・・・表面絶縁膜、 ６・・・・・
・表面導電膜、７・・・・・・絶縁薄膜。 筒２ 図 （イ） （ロ）
Claims (1)
- １、表面段差を有する半導体素子基板の表面を、テトラ
アルキルシリケートを原料ガスとして用いたＣＶＤ法に
よって酸化ケイ素膜で被覆した後、この酸化ケイ素膜上
に有機シラン化合物溶液の塗布、加熱処理を行うことに
より、表面平坦化された半導体装置を得ることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134934A JPH07114238B2 (ja) | 1988-06-01 | 1988-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134934A JPH07114238B2 (ja) | 1988-06-01 | 1988-06-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01304754A true JPH01304754A (ja) | 1989-12-08 |
| JPH07114238B2 JPH07114238B2 (ja) | 1995-12-06 |
Family
ID=15139976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63134934A Expired - Lifetime JPH07114238B2 (ja) | 1988-06-01 | 1988-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114238B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142A (ja) * | 1986-06-19 | 1988-01-05 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6371282A (ja) * | 1986-09-12 | 1988-03-31 | 日本発条株式会社 | 表皮の装着方法 |
-
1988
- 1988-06-01 JP JP63134934A patent/JPH07114238B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142A (ja) * | 1986-06-19 | 1988-01-05 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6371282A (ja) * | 1986-09-12 | 1988-03-31 | 日本発条株式会社 | 表皮の装着方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114238B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2640174B2 (ja) | 半導体装置およびその製造方法 | |
| US4885262A (en) | Chemical modification of spin-on glass for improved performance in IC fabrication | |
| EP1050599B1 (en) | Method of forming interlayer insulating film | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS61144043A (ja) | 半導体基板へのガラス層形成方法 | |
| US6136729A (en) | Method for improving semiconductor dielectrics | |
| JPH01185945A (ja) | 半導体装置の製造方法 | |
| JPH07114238B2 (ja) | 半導体装置の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JPS59123236A (ja) | 薄膜の形成方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JPH07120651B2 (ja) | シリコン酸化物領域を有するデバイスの形成方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPH05267282A (ja) | 半導体装置の製造方法 | |
| JP3321294B2 (ja) | 半導体装置の製造方法 | |
| JP2883333B2 (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPH0684802A (ja) | 気相成長方法 | |
| JPH03152925A (ja) | 半導体装置の製造方法 | |
| JPH0810692B2 (ja) | 半導体装置の製造方法 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPH0362554A (ja) | 半導体装置及びその製造方法 | |
| JPH0121626B2 (ja) | ||
| JPS62230035A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |