JPH0637069A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0637069A JPH0637069A JP19075092A JP19075092A JPH0637069A JP H0637069 A JPH0637069 A JP H0637069A JP 19075092 A JP19075092 A JP 19075092A JP 19075092 A JP19075092 A JP 19075092A JP H0637069 A JPH0637069 A JP H0637069A
- Authority
- JP
- Japan
- Prior art keywords
- sog
- etching rate
- interlayer insulating
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】ＳＯＧ膜を塗布した後これをエッチバックする
際、層間絶縁膜の厚さにばらつきが生ずるのを抑制し、
スルーホールのアスペクト比のばらつきを低減し、配線
カバレージを向上させ、これに起因する断線、導通不良
などを生じないようにする。 【構成】基板１上にＡｌ配線２を施し、ＰＥＣＶＤによ
り層間絶縁膜（ＳｉＯ2）３のデポジションを行い、そ
の上に有機ＳＯＧ層４を形成し、ＲＩＥ装置を用い、Ｃ
Ｆ4 ／ＣＨＦ3 ／Ｈｅ＝３６／０／２７６ ｓｃｃｍ、
９００ｍＴｏｒｒ、層間絶縁膜エッチングレート：４７
３０Å／ｍｉｎ、ＳＯＧエッチングレート：５０９０Å
／ｍｉｎ、エッチングレート比：０．９３で第１工程の
エッチバックを行い、次いで、ＣＦ4 ／ＣＨＦ3 ／Ｈｅ
＝２６／１０／２７６ｓｃｃｍ、層間絶縁膜エッチング
レート：４５６０Å／ｍｉｎ、ＳＯＧエッチングレー
ト：３７２０Å／ｍｉｎ、エッチングレート比：１．２
２で第２工程のエッチバックを行った。
際、層間絶縁膜の厚さにばらつきが生ずるのを抑制し、
スルーホールのアスペクト比のばらつきを低減し、配線
カバレージを向上させ、これに起因する断線、導通不良
などを生じないようにする。 【構成】基板１上にＡｌ配線２を施し、ＰＥＣＶＤによ
り層間絶縁膜（ＳｉＯ2）３のデポジションを行い、そ
の上に有機ＳＯＧ層４を形成し、ＲＩＥ装置を用い、Ｃ
Ｆ4 ／ＣＨＦ3 ／Ｈｅ＝３６／０／２７６ ｓｃｃｍ、
９００ｍＴｏｒｒ、層間絶縁膜エッチングレート：４７
３０Å／ｍｉｎ、ＳＯＧエッチングレート：５０９０Å
／ｍｉｎ、エッチングレート比：０．９３で第１工程の
エッチバックを行い、次いで、ＣＦ4 ／ＣＨＦ3 ／Ｈｅ
＝２６／１０／２７６ｓｃｃｍ、層間絶縁膜エッチング
レート：４５６０Å／ｍｉｎ、ＳＯＧエッチングレー
ト：３７２０Å／ｍｉｎ、エッチングレート比：１．２
２で第２工程のエッチバックを行った。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＧ膜を用いた半導
体装置における層間絶縁膜の平坦化技術に関する。
体装置における層間絶縁膜の平坦化技術に関する。
【０００２】
【従来の技術】ＳＯＧ（Ｓｐｉｎ−ｏｎ−Ｇｌａｓｓ）
は、Ｓｉ化合物を有機溶媒に溶解した塗布液を基板上に
滴下し、基板を高速回転することにより溶質の薄膜を基
板上に形成し、これを加熱することにより得られる膜状
の物質を云い、このようにして得られた物質はガラスに
似た特性を示す。ＳＯＧ膜は下地の凹凸の低い場所には
厚く、高い場所には薄く塗布されるという液体と類似し
た性質を有するため優れた平坦化特性を持っている。ま
た、ＳＯＧは膜が厚くなるに従いその平坦化特性は向上
する。
は、Ｓｉ化合物を有機溶媒に溶解した塗布液を基板上に
滴下し、基板を高速回転することにより溶質の薄膜を基
板上に形成し、これを加熱することにより得られる膜状
の物質を云い、このようにして得られた物質はガラスに
似た特性を示す。ＳＯＧ膜は下地の凹凸の低い場所には
厚く、高い場所には薄く塗布されるという液体と類似し
た性質を有するため優れた平坦化特性を持っている。ま
た、ＳＯＧは膜が厚くなるに従いその平坦化特性は向上
する。
【０００３】ＳＯＧ膜を用いた半導体装置の層間絶縁膜
の平坦化は、素子上に配線を形成した後、その上にＰＥ
ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））によっ
て層間絶縁膜（保護酸化膜）をデポジションし、その上
にＳＯＧ膜を塗布し、このＳＯＧ膜をエッチバックする
という工程をとっている。このエッチバックの際、層間
絶縁膜のとＳＯＧ膜とエッチングレート比を適正に定め
ることによって平坦性を確保することができる。
の平坦化は、素子上に配線を形成した後、その上にＰＥ
ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））によっ
て層間絶縁膜（保護酸化膜）をデポジションし、その上
にＳＯＧ膜を塗布し、このＳＯＧ膜をエッチバックする
という工程をとっている。このエッチバックの際、層間
絶縁膜のとＳＯＧ膜とエッチングレート比を適正に定め
ることによって平坦性を確保することができる。
【０００４】しかし、ＳＯＧ膜は、孤立パターン上では
薄く、密集パターンあるいは大パターンの中央部の上に
は厚く成膜されるという塗布特性を有するため、平坦性
は確保できても層間絶縁膜の膜厚にばらつきが生ずると
いう問題がある。図２はこのことを説明する模式図であ
る。基板１上にＡｌ配線２を形成し、層間絶縁膜（保護
膜）３を成層し、その上にＳＯＧ膜４を形成する。ＳＯ
Ｇ膜４は表面の凹凸を埋めて平坦化する。これをエッチ
バックして、その上に次の配線形成を行うことが容易と
なる。ＳＯＧは図２（ａ）に示すように、独立パターン
５上では薄く形成され密集パターン６上では厚く形成さ
れる。そこで、エッチバックしたとき、孤立パターン５
の部分では層間絶縁膜の厚さが薄くなり、密集パターン
６の部分では薄くならないので層間絶縁膜にばらつきが
生ずる。
薄く、密集パターンあるいは大パターンの中央部の上に
は厚く成膜されるという塗布特性を有するため、平坦性
は確保できても層間絶縁膜の膜厚にばらつきが生ずると
いう問題がある。図２はこのことを説明する模式図であ
る。基板１上にＡｌ配線２を形成し、層間絶縁膜（保護
膜）３を成層し、その上にＳＯＧ膜４を形成する。ＳＯ
Ｇ膜４は表面の凹凸を埋めて平坦化する。これをエッチ
バックして、その上に次の配線形成を行うことが容易と
なる。ＳＯＧは図２（ａ）に示すように、独立パターン
５上では薄く形成され密集パターン６上では厚く形成さ
れる。そこで、エッチバックしたとき、孤立パターン５
の部分では層間絶縁膜の厚さが薄くなり、密集パターン
６の部分では薄くならないので層間絶縁膜にばらつきが
生ずる。
【０００５】層間絶縁膜厚のばらつきを抑えるために
は、ＳＯＧ膜のエッチングレートを上げ、平坦性を犠牲
にしなくてはならない、あるいはＳＯＧ塗布及びエッチ
バックを２回繰返して平坦化するなどの対策が必要とな
る。
は、ＳＯＧ膜のエッチングレートを上げ、平坦性を犠牲
にしなくてはならない、あるいはＳＯＧ塗布及びエッチ
バックを２回繰返して平坦化するなどの対策が必要とな
る。
【０００６】
【発明が解決しようとする課題】上記のように、ＳＯＧ
の塗布膜厚にパターン依存性がある。すなわち、孤立パ
ターン上は薄く、大パターン上は厚くなり、その膜厚差
が５０００Å程度生じる。したがって、ＳＯＧエッチン
グレートと層間絶縁膜エッチングレートを等速にしてエ
ッチバックしても、この膜厚差を緩和することはでき
ず、層間絶縁膜（保護酸化膜）の膜厚は７０００Å〜１
５０００Åとなり、その差は８０００Åにも及ぶ。この
ために、スルーホールの穴の深さがばらつき、そのアス
ペクト比も変化する。その結果、スルーホールエッチン
グの際にオーバーエッチング量が増え、配線のカバレー
ジが悪化し、断線又は導通不良等を生ずるという問題が
ある。
の塗布膜厚にパターン依存性がある。すなわち、孤立パ
ターン上は薄く、大パターン上は厚くなり、その膜厚差
が５０００Å程度生じる。したがって、ＳＯＧエッチン
グレートと層間絶縁膜エッチングレートを等速にしてエ
ッチバックしても、この膜厚差を緩和することはでき
ず、層間絶縁膜（保護酸化膜）の膜厚は７０００Å〜１
５０００Åとなり、その差は８０００Åにも及ぶ。この
ために、スルーホールの穴の深さがばらつき、そのアス
ペクト比も変化する。その結果、スルーホールエッチン
グの際にオーバーエッチング量が増え、配線のカバレー
ジが悪化し、断線又は導通不良等を生ずるという問題が
ある。
【０００７】本発明はこの問題を解決する簡易で確実な
平坦化技術を提供することを目的とする。
平坦化技術を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、有機ＳＯＧ膜
を塗布した後、層間絶縁膜を平坦化するに当り、エッチ
バック時に、ＳＯＧエッチングレートを層間絶縁膜エッ
チングレート以上にしてパターン上のＳＯＧ膜をエッチ
バックする第１工程と、ＳＯＧエッチングレートを層間
絶縁膜エッチングレートより小さくしてＳＯＧ膜と層間
絶縁膜とを等速エッチバックする第２工程とを連続して
行うことを特徴とする半導体装置の製造方法である。さ
らに本発明は、有機ＳＯＧを用い、層間絶縁膜とＳＯＧ
膜とのエッチングレート比を、第１工程では１．０〜
０．９とし、第２工程では１．１〜１．５とすると好適
である。
を塗布した後、層間絶縁膜を平坦化するに当り、エッチ
バック時に、ＳＯＧエッチングレートを層間絶縁膜エッ
チングレート以上にしてパターン上のＳＯＧ膜をエッチ
バックする第１工程と、ＳＯＧエッチングレートを層間
絶縁膜エッチングレートより小さくしてＳＯＧ膜と層間
絶縁膜とを等速エッチバックする第２工程とを連続して
行うことを特徴とする半導体装置の製造方法である。さ
らに本発明は、有機ＳＯＧを用い、層間絶縁膜とＳＯＧ
膜とのエッチングレート比を、第１工程では１．０〜
０．９とし、第２工程では１．１〜１．５とすると好適
である。
【０００９】
【作用】本発明は、ＳＯＧ膜と層間絶縁膜をエッチバッ
クする時に、層間絶縁膜とＳＯＧ膜とのエッチングレー
ト比を多段階に変更することによって、ＳＯＧ膜の膜厚
パターン依存性を抑止するものである。すなわち例えば
少なくとも次の２段階とする。 （イ）第１工程：層間絶縁膜とＳＯＧ膜とのエッチング
レート比＝０．９で孤立パターン上のＳＯＧ膜をすべて
エッチバックする。 （ロ）第２工程：層間絶縁膜とＳＯＧ膜とのエッチング
レート比＝１．２で、ＳＯＧ膜及び層間絶縁膜を等速エ
ッチングし、孤立パターン上の層間絶縁膜が２０００Å
になるまでエッチングする。
クする時に、層間絶縁膜とＳＯＧ膜とのエッチングレー
ト比を多段階に変更することによって、ＳＯＧ膜の膜厚
パターン依存性を抑止するものである。すなわち例えば
少なくとも次の２段階とする。 （イ）第１工程：層間絶縁膜とＳＯＧ膜とのエッチング
レート比＝０．９で孤立パターン上のＳＯＧ膜をすべて
エッチバックする。 （ロ）第２工程：層間絶縁膜とＳＯＧ膜とのエッチング
レート比＝１．２で、ＳＯＧ膜及び層間絶縁膜を等速エ
ッチングし、孤立パターン上の層間絶縁膜が２０００Å
になるまでエッチングする。
【００１０】この（イ）、（ロ）の工程を連続して行え
ば平坦性を犠牲にすることなく、層間絶縁膜厚のばらつ
きを抑止することができる。しかも１回のＳＯＧ塗布、
エッチバックですむため、コストも抑えることができ
る。層間絶縁膜とＳＯＧ膜とのエッチングレート比は、
エッチングガスの組成を調整することによって、最も効
果的に調整することができる。図３はその１例を示した
ものでＣＦ4 とＣＨＦ3 とＨｅから成るガス系における
ＣＨＦ3 と（ＣＦ4＋ＣＨＦ3 ）との比を調整すること
によって、エッチングレート比を大幅に変更することが
できることを示している。
ば平坦性を犠牲にすることなく、層間絶縁膜厚のばらつ
きを抑止することができる。しかも１回のＳＯＧ塗布、
エッチバックですむため、コストも抑えることができ
る。層間絶縁膜とＳＯＧ膜とのエッチングレート比は、
エッチングガスの組成を調整することによって、最も効
果的に調整することができる。図３はその１例を示した
ものでＣＦ4 とＣＨＦ3 とＨｅから成るガス系における
ＣＨＦ3 と（ＣＦ4＋ＣＨＦ3 ）との比を調整すること
によって、エッチングレート比を大幅に変更することが
できることを示している。
【００１１】第１工程において、エッチングレート比を
１．０以下としたのは、ＳＯＧエッチングレートを層間
絶縁膜エッチングレートより大きくする必要があるため
である。下限は実際上は０．９程度である。第２工程に
おいて、エッチングレート比を１．１〜１．５としたの
はＳＯＧエッチングレートを層間絶縁膜エッチングレー
トと実物上で等速とするか、または小さくするためであ
る。
１．０以下としたのは、ＳＯＧエッチングレートを層間
絶縁膜エッチングレートより大きくする必要があるため
である。下限は実際上は０．９程度である。第２工程に
おいて、エッチングレート比を１．１〜１．５としたの
はＳＯＧエッチングレートを層間絶縁膜エッチングレー
トと実物上で等速とするか、または小さくするためであ
る。
【００１２】有機ＳＯＧ膜と層間絶縁膜とのエッチング
レートが実物上で等速になるようにするには、層間絶縁
膜（ＳｉＯ2 ）からエッチングによって生ずる酸素によ
ってＳＯＧ膜のエッチングが促進される効果を加味した
エッチングレート比をとる必要があるため、１．１以上
の値にする。有機ＳＯＧ（ポリオルガノシロキサン）
は、工業的には「シリコーン」と呼ばれ、−Ｓｉ−Ｏ−
Ｓｉ（シロキサン結合）の主鎖にアルキル基の側鎖が結
合した構造となっている。有機基の結合により、ベース
となるシリケイトの性質に加え、ポリマの性質が付加さ
れる。このため、熱処理の際、応力の急激な増加が少な
く、厚膜化（〜１．０μｍ程度）が可能である。
レートが実物上で等速になるようにするには、層間絶縁
膜（ＳｉＯ2 ）からエッチングによって生ずる酸素によ
ってＳＯＧ膜のエッチングが促進される効果を加味した
エッチングレート比をとる必要があるため、１．１以上
の値にする。有機ＳＯＧ（ポリオルガノシロキサン）
は、工業的には「シリコーン」と呼ばれ、−Ｓｉ−Ｏ−
Ｓｉ（シロキサン結合）の主鎖にアルキル基の側鎖が結
合した構造となっている。有機基の結合により、ベース
となるシリケイトの性質に加え、ポリマの性質が付加さ
れる。このため、熱処理の際、応力の急激な増加が少な
く、厚膜化（〜１．０μｍ程度）が可能である。
【００１３】
【実施例】図１に実施例の工程を示した。 （ａ）基板１上にＡｌ配線２を施し、ＰＥＣＶＤにより
層間絶縁膜（ＳｉＯ2）３のデポジションを行い、その
上に東京応化（株）製の有機ＳＯＧを回転塗布しＳＯＧ
層４を形成した。
層間絶縁膜（ＳｉＯ2）３のデポジションを行い、その
上に東京応化（株）製の有機ＳＯＧを回転塗布しＳＯＧ
層４を形成した。
【００１４】（ｂ）上記ＳＯＧ層形成後、図１（ｂ）に
示すように、第１工程のエッチバックを行った。その条
件は次の通りである。 エッチバック装置：ＲＩＥ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置 使用ガス：ＣＦ4 ，ＣＨＦ3 ，Ｈｅ ガス組成：ＣＦ4 ／ＣＨＦ3 ／Ｈｅ＝３６／０／２７６
ｓｃｃｍ 圧力：９００ｍＴｏｒｒ ＲＦ：７００Ｗ 電極間隙：１．２５ｃｍ 電極温度：上部＝４０℃、下部＝０℃ 層間絶縁膜エッチングレート：４７３０Å／ｍｉｎ ＳＯＧエッチングレート：５０９０Å／ｍｉｎ エッチングレート比：０．９３ （ｃ）次いで下記条件で第２工程のエッチバックを行っ
た。
示すように、第１工程のエッチバックを行った。その条
件は次の通りである。 エッチバック装置：ＲＩＥ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置 使用ガス：ＣＦ4 ，ＣＨＦ3 ，Ｈｅ ガス組成：ＣＦ4 ／ＣＨＦ3 ／Ｈｅ＝３６／０／２７６
ｓｃｃｍ 圧力：９００ｍＴｏｒｒ ＲＦ：７００Ｗ 電極間隙：１．２５ｃｍ 電極温度：上部＝４０℃、下部＝０℃ 層間絶縁膜エッチングレート：４７３０Å／ｍｉｎ ＳＯＧエッチングレート：５０９０Å／ｍｉｎ エッチングレート比：０．９３ （ｃ）次いで下記条件で第２工程のエッチバックを行っ
た。
【００１５】ガス組成：ＣＦ4 ／ＣＨＦ3 ／Ｈｅ＝２６
／１０／２７６ｓｃｃｍ 他の条件は第１工程と同じ 層間絶縁膜エッチングレート：４５６０Å／ｍｉｎ ＳＯＧエッチングレート：３７２０Å／ｍｉｎ エッチングレート比：１．２２ 第２工程のエッチングレート比は１．２２であるが、実
物上では等速エッチバックに相当するものである。
／１０／２７６ｓｃｃｍ 他の条件は第１工程と同じ 層間絶縁膜エッチングレート：４５６０Å／ｍｉｎ ＳＯＧエッチングレート：３７２０Å／ｍｉｎ エッチングレート比：１．２２ 第２工程のエッチングレート比は１．２２であるが、実
物上では等速エッチバックに相当するものである。
【００１６】以上の条件で第１工程に続いて第２工程を
行い、図１（ｃ）に示すようにすぐれた平坦化を達成す
ることができた。層間絶縁膜の厚さは６０００〜１１０
００Åとなりその差は５０００Åとなった。 〔比較例〕図２（ａ）、（ｂ）に従来例を示した。エッ
チバック条件は次の通りである。
行い、図１（ｃ）に示すようにすぐれた平坦化を達成す
ることができた。層間絶縁膜の厚さは６０００〜１１０
００Åとなりその差は５０００Åとなった。 〔比較例〕図２（ａ）、（ｂ）に従来例を示した。エッ
チバック条件は次の通りである。
【００１７】ガスＣＦ4 ／ＣＨＦ3 ／Ｈｅ＝２１／１５
／２７６ （ｓｃｃｍ） 圧力：９００ｍＴｏｒｒ ＲＦ：７００Ｗ 電極間隙：１．２５ｃｍ 電極温度：上部＝４０℃、下部＝０℃ 層間絶縁膜エッチングレート：４６５０Å／ｍｉｎ ＳＯＧエッチングレート：２８００Å／ｍｉｎ エッチングレート比：１．６６ 層間絶縁膜は７０００〜１５０００Åとなりその差は８
０００Åであった。
／２７６ （ｓｃｃｍ） 圧力：９００ｍＴｏｒｒ ＲＦ：７００Ｗ 電極間隙：１．２５ｃｍ 電極温度：上部＝４０℃、下部＝０℃ 層間絶縁膜エッチングレート：４６５０Å／ｍｉｎ ＳＯＧエッチングレート：２８００Å／ｍｉｎ エッチングレート比：１．６６ 層間絶縁膜は７０００〜１５０００Åとなりその差は８
０００Åであった。
【００１８】
【発明の効果】本発明によれば、ＳＯＧ膜とを塗布した
後これをエッチバックする際、層間絶縁膜の厚さのばら
つきを減少することができる。このため、スルーホール
のアスペクト比が小さくなり、配線のカバレージが向上
する。また、スルーホールエッチングの際のオーバーエ
ッチング量を少なくすることができ、これに起因する断
線、導通不良などを生じない。
後これをエッチバックする際、層間絶縁膜の厚さのばら
つきを減少することができる。このため、スルーホール
のアスペクト比が小さくなり、配線のカバレージが向上
する。また、スルーホールエッチングの際のオーバーエ
ッチング量を少なくすることができ、これに起因する断
線、導通不良などを生じない。
【図１】実施例の工程図である。
【図２】従来例の工程図である。
【図３】エッチングレート比のグラフである。
１ 基板 ２ Ａｌ配線 ３ 層間絶縁膜 ４ ＳＯＧ膜
Claims (2)
- 【請求項１】 ＳＯＧ膜を塗布した後、層間絶縁膜を平
坦化するに当り、ＳＯＧエッチングレートを層間絶縁膜
エッチングレート以上としてパターン上のＳＯＧ膜をエ
ッチバックする第１工程と、ＳＯＧエッチングレートを
層間絶縁膜エッチングレートより小さくしてＳＯＧ膜と
層間絶縁膜とを等速エッチバックする第２工程とを連続
して行うことを特徴とする半導体装置の製造方法。 - 【請求項２】 有機ＳＯＧを用い、層間絶縁膜とＳＯＧ
膜とのエッチングレート比を第１工程では１．０〜０．
９とし、第２工程では１．１〜１．５とすることを特徴
とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19075092A JPH0637069A (ja) | 1992-07-17 | 1992-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19075092A JPH0637069A (ja) | 1992-07-17 | 1992-07-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637069A true JPH0637069A (ja) | 1994-02-10 |
Family
ID=16263123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19075092A Withdrawn JPH0637069A (ja) | 1992-07-17 | 1992-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637069A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461010A (en) * | 1994-06-13 | 1995-10-24 | Industrial Technology Research Institute | Two step etch back spin-on-glass process for semiconductor planarization |
| KR100366634B1 (ko) * | 2000-10-27 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| JP2005129920A (ja) * | 2003-10-03 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR100587633B1 (ko) * | 2005-02-11 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성방법 |
| CN102543838A (zh) * | 2010-12-22 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
-
1992
- 1992-07-17 JP JP19075092A patent/JPH0637069A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461010A (en) * | 1994-06-13 | 1995-10-24 | Industrial Technology Research Institute | Two step etch back spin-on-glass process for semiconductor planarization |
| KR100366634B1 (ko) * | 2000-10-27 | 2003-01-09 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| JP2005129920A (ja) * | 2003-10-03 | 2005-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR100587633B1 (ko) * | 2005-02-11 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 소자의 층간절연막 형성방법 |
| CN102543838A (zh) * | 2010-12-22 | 2012-07-04 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE39690E1 (en) | Enhanced planarization technique for an integrated circuit | |
| KR0159177B1 (ko) | 절연막을 가지는 반도체 장치의 제조방법 | |
| US5393708A (en) | Inter-metal-dielectric planarization process | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US5527736A (en) | Dimple-free tungsten etching back process | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JP3077990B2 (ja) | 半導体装置の製造方法 | |
| JPH0637069A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| JPH04245628A (ja) | 絶縁膜の形成方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| JPH0236529A (ja) | 層間絶縁膜の平担化法 | |
| JPS586306B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| KR100558039B1 (ko) | 반도체 소자의 절연막 평탄화 방법 | |
| JP2969680B2 (ja) | 半導体装置の製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| KR19980056091A (ko) | 반도체장치의 층간절연막 형성방법 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPH043932A (ja) | 半導体装置の製造方法 | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0534839B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |