JPH0362554A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0362554A JPH0362554A JP20784790A JP20784790A JPH0362554A JP H0362554 A JPH0362554 A JP H0362554A JP 20784790 A JP20784790 A JP 20784790A JP 20784790 A JP20784790 A JP 20784790A JP H0362554 A JPH0362554 A JP H0362554A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- oxide film
- insulating film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 18
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims 1
- 238000000927 vapour-phase epitaxy Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 32
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 32
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 description 20
- 229910052717 sulfur Inorganic materials 0.000 description 20
- 229910052799 carbon Inorganic materials 0.000 description 11
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000012808 vapor phase Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線構造を有する半導体装置およびその製
造方法に係り、特にアルミニウム多層配線間の層間絶縁
膜に関する。
造方法に係り、特にアルミニウム多層配線間の層間絶縁
膜に関する。
ＬＳＩなどの半導体装置における多層配線構造において
配線用金属としてはアル旦ニウム膜が最も一般的に用い
られている。第１のアルミニウム配線層上にプラズマＣ
ＶＤ窒化シリコン膜等の層間絶縁膜を設け、その上に第
２のアルミニウム配線層を設けて多層配線構造とする。
配線用金属としてはアル旦ニウム膜が最も一般的に用い
られている。第１のアルミニウム配線層上にプラズマＣ
ＶＤ窒化シリコン膜等の層間絶縁膜を設け、その上に第
２のアルミニウム配線層を設けて多層配線構造とする。
しかし前記絶縁膜はごく薄いため第１の配線部分と非配
線部分に段差を生じ、第２層目の配線の際、段差部で断
線したり、均一に配線層が形成されない不都合を生じる
。そのため多層配線における層間絶縁膜の平坦化技術は
多層配線構造を有する半導体装置において重要な要素と
なり、バイアススパッタ法、エッチバック法、リフトオ
フ法、Ｓ、Ｏ，Ｇ、 （Ｓｐｉｎｏｎ Ｇｌａｓｓ）塗
布法などの各種平坦化技術を駆使して構造の平坦化が行
われている。
線部分に段差を生じ、第２層目の配線の際、段差部で断
線したり、均一に配線層が形成されない不都合を生じる
。そのため多層配線における層間絶縁膜の平坦化技術は
多層配線構造を有する半導体装置において重要な要素と
なり、バイアススパッタ法、エッチバック法、リフトオ
フ法、Ｓ、Ｏ，Ｇ、 （Ｓｐｉｎｏｎ Ｇｌａｓｓ）塗
布法などの各種平坦化技術を駆使して構造の平坦化が行
われている。
特にＳ、０．Ｇ、塗布法はエタノール等有機溶剤に溶か
したガラス材料を基板に滴下し、スピンコーターで回転
塗布後焼成するもので、プロセスが容易で量産性に優れ
ているためしばしば用いられている。第２図にその一例
を示す。
したガラス材料を基板に滴下し、スピンコーターで回転
塗布後焼成するもので、プロセスが容易で量産性に優れ
ているためしばしば用いられている。第２図にその一例
を示す。
第２図において１は半導体基板、２は絶縁膜、３は第１
のアルミニウム配線層、５はＳ、Ｏ，Ｃ，膜、６は第２
のアルくニウム配線層、８はプラズマＣＶＤ窒化膜を示
す。
のアルミニウム配線層、５はＳ、Ｏ，Ｃ，膜、６は第２
のアルくニウム配線層、８はプラズマＣＶＤ窒化膜を示
す。
この方法はまず絶縁膜２を介して、第１のアルミニウム
配線層３を形成した半導体基板■上にプラズマＣＶＤ法
による窒化シリコン膜８を約３３０°Ｃで形成後、エタ
ノールに溶かしたガラス材料をスピンコーターで回転塗
布して焼威し、第１の配線層３付近に出来る凹部にＳ、
Ｏ，Ｃ，膜５を形成して、基板表面を平坦化する（第２
図（ａ）参照）。
配線層３を形成した半導体基板■上にプラズマＣＶＤ法
による窒化シリコン膜８を約３３０°Ｃで形成後、エタ
ノールに溶かしたガラス材料をスピンコーターで回転塗
布して焼威し、第１の配線層３付近に出来る凹部にＳ、
Ｏ，Ｃ，膜５を形成して、基板表面を平坦化する（第２
図（ａ）参照）。
次に第１のアルミニウム配線層３との接触孔を形成後第
２のアルミニウム配線層６を形成する（第２図（ｂ）参
照）。
２のアルミニウム配線層６を形成する（第２図（ｂ）参
照）。
この方法ではＳ、Ｏ，Ｇ、膜５と第２のアルミニウム配
線層６が接するため、Ｓ、Ｏ，Ｃ，膜５被着後のキユア
リング、第２のアルミニウム配線パターン形成後の保護
膜の形成時等における熱処理工程の際、Ｓ、０．Ｇ、膜
から水分子が放出されこれがアルミニウム配線層中に吸
収されるという問題がある。
線層６が接するため、Ｓ、Ｏ，Ｃ，膜５被着後のキユア
リング、第２のアルミニウム配線パターン形成後の保護
膜の形成時等における熱処理工程の際、Ｓ、０．Ｇ、膜
から水分子が放出されこれがアルミニウム配線層中に吸
収されるという問題がある。
Ｓ、０．Ｇ、膜から放出される水分子は、ガラス材料を
溶かしていたエタノールが十分放散されない等の理由に
よるものと考えられる。
溶かしていたエタノールが十分放散されない等の理由に
よるものと考えられる。
この水分子が、アル【ニウム配線層６中に含有されると
、長時間使用後、アルミニウム自身の電気的特性が劣化
し半導体装置の信頼性に問題を生じる。
、長時間使用後、アルミニウム自身の電気的特性が劣化
し半導体装置の信頼性に問題を生じる。
そこでこの不都合を解消するため第３図に一例を示す方
法が行われている。
法が行われている。
即ち、第２図と同様にして形成したｓ、ｏ、Ｇ、Ｄ！ｉ
！５の上にプラズマＣＶＤ窒化シリコン膜９成膜温度約
３３０℃をオーバーコートする（第３図（ａ）参照）。
！５の上にプラズマＣＶＤ窒化シリコン膜９成膜温度約
３３０℃をオーバーコートする（第３図（ａ）参照）。
その上から第１のアルミニウム配線層３との接触孔を形
成後第２のアルミニウム配線層６を形成するものである
（第３図（ｂ）参照）。
成後第２のアルミニウム配線層６を形成するものである
（第３図（ｂ）参照）。
これによってＳ、０．Ｇ、膜が直接アルくニウム層に接
することがない。
することがない。
ところが、第３図において第１のアルミニウム配線層３
上に絶縁膜を形成する場合、高温で形成すると、この高
温の熱処理によってアルミニウム配線層３にヒロック（
凸起）を生じさせ、これが該絶縁膜の厚さより大きくな
ると、アル５ニウム配線間の絶縁不良を生じるので、低
温形成が望まれる。このため従来は、絶縁膜として一般
にプラズマＣＶＤ法による窒化シリコン膜着膜温度約３
３０℃が用いられていた。
上に絶縁膜を形成する場合、高温で形成すると、この高
温の熱処理によってアルミニウム配線層３にヒロック（
凸起）を生じさせ、これが該絶縁膜の厚さより大きくな
ると、アル５ニウム配線間の絶縁不良を生じるので、低
温形成が望まれる。このため従来は、絶縁膜として一般
にプラズマＣＶＤ法による窒化シリコン膜着膜温度約３
３０℃が用いられていた。
しかし、プラズマＣＶＤ法による窒化シリコン膜は、絶
縁膜２や基板ｌとの間の残留ストレスが大きいため、出
来上がった半導体装置に悪影響を及ぼす。
縁膜２や基板ｌとの間の残留ストレスが大きいため、出
来上がった半導体装置に悪影響を及ぼす。
またこの窒化シリコン膜８．９とＳ、Ｏ，Ｃ，膜５は相
互の密着性が弱いことと、両者の熱膨張係数が異なるた
め、窒化シリコン膜８．９とＳ、Ｏ，Ｃ，膜５の界面が
部分的にはがれてしまう問題点があった。
互の密着性が弱いことと、両者の熱膨張係数が異なるた
め、窒化シリコン膜８．９とＳ、Ｏ，Ｃ，膜５の界面が
部分的にはがれてしまう問題点があった。
従って本発明の目的は、基板との間の残留ストレスが少
ない上、Ｓ、０．Ｇ、膜と熱膨張係数が互いに著しく異
ならない層間絶縁膜とその製造方法を提供するものであ
る。
ない上、Ｓ、０．Ｇ、膜と熱膨張係数が互いに著しく異
ならない層間絶縁膜とその製造方法を提供するものであ
る。
〔課題を解決するための手段および作用〕本発明は上記
目的を遠戚するため、第１の配線層と第２の配線層間の
層間絶縁膜として、プラズマＣＶＤ法による酸化膜を第
１層とし、塗布焼成酸化膜（Ｓ、Ｏ，Ｇ、膜）を第２層
とし、気相成長酸化膜を第３層とする３層構造とするこ
とによって層間絶縁膜の平坦化を行うものである。
目的を遠戚するため、第１の配線層と第２の配線層間の
層間絶縁膜として、プラズマＣＶＤ法による酸化膜を第
１層とし、塗布焼成酸化膜（Ｓ、Ｏ，Ｇ、膜）を第２層
とし、気相成長酸化膜を第３層とする３層構造とするこ
とによって層間絶縁膜の平坦化を行うものである。
本発明により、層間絶縁膜の第１層目として、下地の半
導体基板１や絶縁膜２との残留ストレスが少なく、第２
層目のＳ、Ｏ，Ｃ，膜とほとんど成分が変わらないので
熱膨張係数が大きく異なることのない酸化膜を用いるこ
とにより、両者の界面がはがれることもない。
導体基板１や絶縁膜２との残留ストレスが少なく、第２
層目のＳ、Ｏ，Ｃ，膜とほとんど成分が変わらないので
熱膨張係数が大きく異なることのない酸化膜を用いるこ
とにより、両者の界面がはがれることもない。
さらにＳ、Ｏ，Ｇ、膜を、熱膨張係数があまり異なるこ
とのない気相成長酸化膜でオーバーコートすることによ
り、Ｓ、０．Ｇ、膜のアルミニウム配線層への悪影響が
改善される。
とのない気相成長酸化膜でオーバーコートすることによ
り、Ｓ、０．Ｇ、膜のアルミニウム配線層への悪影響が
改善される。
本発明の実施例を第１図によって説明する。
第１図において、１は半導体基板、２は絶縁膜、３は第
１のアルミニウム配線層、４はプラズマＣＶＤ酸化膜、
５はＳ、０．Ｇ、膜、６は第２のアルミニウム配線層、
７は気相成長酸化膜をそれぞれ示す。
１のアルミニウム配線層、４はプラズマＣＶＤ酸化膜、
５はＳ、０．Ｇ、膜、６は第２のアルミニウム配線層、
７は気相成長酸化膜をそれぞれ示す。
本発明の多層配線構造を有する半導体装置は、第１図（
ｄ）に示す如く、第１のアルミニウム配線層３と第２の
アルミニウム配線層６の間の眉間絶縁膜として、プラズ
マＣＶＤ酸化膜４とＳ、Ｏ，Ｃ。
ｄ）に示す如く、第１のアルミニウム配線層３と第２の
アルミニウム配線層６の間の眉間絶縁膜として、プラズ
マＣＶＤ酸化膜４とＳ、Ｏ，Ｃ。
膜５と気相成長酸化膜７の３層構造とするものである。
これにより、半導体基板１や絶縁膜２と接する第１層目
をプラズマＣＶＤ酸化膜２とすることにより、これらの
間の残留ストレスが小さくなる。
をプラズマＣＶＤ酸化膜２とすることにより、これらの
間の残留ストレスが小さくなる。
それとともに、平坦化に有効なＳ、Ｏ，Ｃ，膜５とも熱
膨張係数もそれ程異なることがないので、両者の密着性
もよい。
膨張係数もそれ程異なることがないので、両者の密着性
もよい。
さらに、気相成長酸化膜７の存在により、Ｓ、Ｏ。
Ｇ、膜５とアルミニウム配線Ｎ６が直接接することもな
い。
い。
次に、本発明の半導体装置の製造方法を第１図を参照し
つつ説明する。
つつ説明する。
（１）通常の方法で形成された半導体基板１と絶縁膜２
上に膜厚約１μｍの第１のアルミニウム配線層３のパタ
ーンを形成する（第１図（ａ）参照）。
上に膜厚約１μｍの第１のアルミニウム配線層３のパタ
ーンを形成する（第１図（ａ）参照）。
（２）次にプラズマ気相成長装置内に該基板１を配置し
、Ｎ、○＋Ｓ ｉ Ｈ４ガス系雰囲気中でプラズマ酸化
シリコン膜（Ｓ ｉ Ｏｚ膜）４を着膜温度３３０℃、
着膜時の圧力１．ｏトル、６０Ｗの条件で膜厚１．０μ
ｍ成膜する。
、Ｎ、○＋Ｓ ｉ Ｈ４ガス系雰囲気中でプラズマ酸化
シリコン膜（Ｓ ｉ Ｏｚ膜）４を着膜温度３３０℃、
着膜時の圧力１．ｏトル、６０Ｗの条件で膜厚１．０μ
ｍ成膜する。
次にエタノールで溶かしたガラス材料をスピンコーター
で回転塗布してＳ、Ｏ，Ｃ，膜５を得る。
で回転塗布してＳ、Ｏ，Ｃ，膜５を得る。
このＳ、０．Ｇ、膜５の塗布は４０００ｒ、ｐ、ｍ、で
１５秒間の回転塗布を行い、窒素雰囲気中で４００’Ｃ
１５分間焼成することによって所望のＳ、０．Ｇ。
１５秒間の回転塗布を行い、窒素雰囲気中で４００’Ｃ
１５分間焼成することによって所望のＳ、０．Ｇ。
膜５を得る。
Ｓ、Ｏ，Ｇ、膜５は基板表面の第１のアルミニウム配線
層３によって形成される凹部に主に形成されるので、成
膜後の基板表面は凹凸の少ない平坦な形状となる（第１
図（ｂ）参照）。
層３によって形成される凹部に主に形成されるので、成
膜後の基板表面は凹凸の少ない平坦な形状となる（第１
図（ｂ）参照）。
（３）更にこの基板１を常圧気相成長装置で酸化シリコ
ン膜７を膜厚約０．２μｍで成膜する（第１図（Ｃ）参
照）。
ン膜７を膜厚約０．２μｍで成膜する（第１図（Ｃ）参
照）。
（４） 次に通常の方法でこれら３層構造の層間絶縁
膜の所定部分をＲＩ Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ）法によってエツチングして接続孔を
形成する。
膜の所定部分をＲＩ Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ）法によってエツチングして接続孔を
形成する。
次に第２のアルミニウム配線層６を例えばスパッタリン
グで形成し、所望の形状にパターニングする（第１図（
ｄ）参照）。
グで形成し、所望の形状にパターニングする（第１図（
ｄ）参照）。
本実施例ではＳ、Ｏ，Ｇ、膜５は一層塗りで説明したが
、本発明はこれに限られず多層塗りも可能である。
、本発明はこれに限られず多層塗りも可能である。
また第３層目の気相成長酸化膜７は常圧法で成膜したが
、プラズマ法、減圧法、光ＣＶＤ法で成膜しても同様の
効果を得ることができる。
、プラズマ法、減圧法、光ＣＶＤ法で成膜しても同様の
効果を得ることができる。
さらにこの気相成長酸化膜７として、本実施例は酸化シ
リコン膜について説明したが、本発明はこれに限られず
、ＰＳＧ膜（Ｐｈｏｓｐｈｏ−３ｉｌｉｃａｔｅＧｌａ
ｓｓ膜、リンをドープしたシリコン酸化膜）を使用する
こともできる。これにより、気相成長酸化シリコン膜の
場合と同様の効果があると同時に耐クラツク性が向上し
、ナトリウムイオンなどのアルカリイオンに対するゲッ
ター効果も期待できる。
リコン膜について説明したが、本発明はこれに限られず
、ＰＳＧ膜（Ｐｈｏｓｐｈｏ−３ｉｌｉｃａｔｅＧｌａ
ｓｓ膜、リンをドープしたシリコン酸化膜）を使用する
こともできる。これにより、気相成長酸化シリコン膜の
場合と同様の効果があると同時に耐クラツク性が向上し
、ナトリウムイオンなどのアルカリイオンに対するゲッ
ター効果も期待できる。
本発明は多層配線構造を有する半導体装置の配線層間の
層間絶縁膜をプラズマＣＶＤ酸化膜、Ｓ。
層間絶縁膜をプラズマＣＶＤ酸化膜、Ｓ。
０、Ｇ、膜、気相成長酸化膜の３層構造とすることによ
り、絶縁膜２を形成した基板１と２層目の層間絶縁膜で
あるＳ、０．Ｇ、膜との熱膨張係数のちがいによるスト
レスの影響がなくなること、Ｓ、Ｏ，Ｃ，膜と接する層
間絶縁膜が酸化膜のため両者の密着性もよくなり、部分
的にはがれるという問題点もなくなる。
り、絶縁膜２を形成した基板１と２層目の層間絶縁膜で
あるＳ、０．Ｇ、膜との熱膨張係数のちがいによるスト
レスの影響がなくなること、Ｓ、Ｏ，Ｃ，膜と接する層
間絶縁膜が酸化膜のため両者の密着性もよくなり、部分
的にはがれるという問題点もなくなる。
さらに、Ｓ、Ｏ，Ｇ、膜を酸化膜でオーバーコートする
ためＳ、Ｏ，Ｃ，膜のアル旦ニウム配線層への悪影響も
改善でき、全体として平坦な眉間絶縁膜が形成されるの
で、多層配線の信頼性が著しく向上した。
ためＳ、Ｏ，Ｃ，膜のアル旦ニウム配線層への悪影響も
改善でき、全体として平坦な眉間絶縁膜が形成されるの
で、多層配線の信頼性が著しく向上した。
また本発明の製造方法により、低温で良質の層間絶縁膜
を形成することができる。
を形成することができる。
第１図は本発明の実施例を示す製造工程説明図、第２図
、第３図は従来例説明図である。 ■ −基板、 ２ ・・・・絶縁膜、３−第１の
アル旦ニウム配線層、 ４ ・−気相成長酸化膜、 ５−−−− Ｓ、０．Ｇ、膜、 ６− 第２のアル壽ニウム配線層、 ７− 気相成長酸化膜、 気相成長窒化膜、 プラズマ窒化膜。
、第３図は従来例説明図である。 ■ −基板、 ２ ・・・・絶縁膜、３−第１の
アル旦ニウム配線層、 ４ ・−気相成長酸化膜、 ５−−−− Ｓ、０．Ｇ、膜、 ６− 第２のアル壽ニウム配線層、 ７− 気相成長酸化膜、 気相成長窒化膜、 プラズマ窒化膜。
Claims (2)
- （１）多層配線構造を有する半導体装置において、配線
層の間の層間絶縁膜として、プラズマ気相成長法による
酸化膜を第１層とし、塗布焼成酸化膜を第２層とし、気
相成長酸化膜を第３層とする３層構造からなる絶縁膜を
用いることを特徴とする半導体装置。 - （２）多層配線を有する半導体装置において、絶縁膜を
有する半導体基板上に第１の配線層を形成後、プラズマ
気相成長法による酸化膜、回転塗布焼成法による塗布焼
成酸化膜、気相成長法による酸化膜を順次形成し、次に
第２の配線層を形成することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20784790A JPH0362554A (ja) | 1990-08-06 | 1990-08-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20784790A JPH0362554A (ja) | 1990-08-06 | 1990-08-06 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362554A true JPH0362554A (ja) | 1991-03-18 |
Family
ID=16546514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20784790A Pending JPH0362554A (ja) | 1990-08-06 | 1990-08-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362554A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| US5604380A (en) * | 1993-10-07 | 1997-02-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a multilayer interconnection structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132344A (ja) * | 1983-12-20 | 1985-07-15 | Nec Corp | 半導体装置 |
| JPS62193265A (ja) * | 1986-02-20 | 1987-08-25 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63142A (ja) * | 1986-06-19 | 1988-01-05 | Toshiba Corp | 半導体装置の製造方法 |
-
1990
- 1990-08-06 JP JP20784790A patent/JPH0362554A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132344A (ja) * | 1983-12-20 | 1985-07-15 | Nec Corp | 半導体装置 |
| JPS62193265A (ja) * | 1986-02-20 | 1987-08-25 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63142A (ja) * | 1986-06-19 | 1988-01-05 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| US5604380A (en) * | 1993-10-07 | 1997-02-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a multilayer interconnection structure |
| DE19509203B4 (de) * | 1993-10-07 | 2004-06-17 | Mitsubishi Denki K.K. | Halbleitervorrichtung mit einer mehrschichtigen Zwischenverbindungsstruktur und Verfahren zu ihrer Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| JPH0362554A (ja) | 半導体装置及びその製造方法 | |
| JPH10247686A (ja) | 多層配線形成法 | |
| JPS62277750A (ja) | 多層配線の形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPS63131546A (ja) | 半導体装置 | |
| JP2808401B2 (ja) | 半導体装置の製造方法 | |
| JP2928409B2 (ja) | 半導体装置の製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JP3328430B2 (ja) | 半導体素子の多層配線形成方法 | |
| JPH0419707B2 (ja) | ||
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JPH09148321A (ja) | 半導体装置およびその製造方法 | |
| JPH0222845A (ja) | 半導体装置の製造方法 | |
| JPH06349951A (ja) | 半導体装置の製造方法 | |
| JP3718261B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPH0638456B2 (ja) | 半導体装置の製造方法 | |
| JPH03237722A (ja) | 多層配線の平坦化方法 | |
| JPH0494127A (ja) | 半導体装置の製造方法 | |
| JPH09167761A (ja) | Ｓｏｇ膜の形成方法 |