JPH01305532A - 半導体集積回路の特性解析方法 - Google Patents
半導体集積回路の特性解析方法Info
- Publication number
- JPH01305532A JPH01305532A JP63137047A JP13704788A JPH01305532A JP H01305532 A JPH01305532 A JP H01305532A JP 63137047 A JP63137047 A JP 63137047A JP 13704788 A JP13704788 A JP 13704788A JP H01305532 A JPH01305532 A JP H01305532A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- circuit
- measurement
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、チップに複数の素子が形成され、チップ上の
電極配線により、各素子を接続してなる半導体集積回路
の特性解析方法に関する。
電極配線により、各素子を接続してなる半導体集積回路
の特性解析方法に関する。
例えばＩＣの開発過程において、試作の結果所期の特性
あるいは性能が得られない場合、または特性の改良試作
を行う場合にチップ上で特性解析を行うことが不可欠で
ある。従来その方法としてはマニアルプローバ装置等を
用い、チップ上の配線を探針を用いて切断したり、探針
を配線上に当てて要所の電位を観測したり、または探針
を通して外部に抵抗等を接続して特性の確認をする方法
がとられていた。
あるいは性能が得られない場合、または特性の改良試作
を行う場合にチップ上で特性解析を行うことが不可欠で
ある。従来その方法としてはマニアルプローバ装置等を
用い、チップ上の配線を探針を用いて切断したり、探針
を配線上に当てて要所の電位を観測したり、または探針
を通して外部に抵抗等を接続して特性の確認をする方法
がとられていた。
しかし、このような方法によれば、解析を要する回路が
きわめて低インピーダンスで直流的な解析の場合は、探
針を当てたことによる影響は比較的問題にならないが、
高インピーダンスで特に高周波信号回路の場合は、探針
を当てることにより回路の特性に変化を与え、解析を困
難にすることが多い。
きわめて低インピーダンスで直流的な解析の場合は、探
針を当てたことによる影響は比較的問題にならないが、
高インピーダンスで特に高周波信号回路の場合は、探針
を当てることにより回路の特性に変化を与え、解析を困
難にすることが多い。
本発明の課題は、探針を当てることなどによりチップに
形成された素子チップ上に形成された配線からなる回路
の特性に変化を与えることなく、半導体集積回路の特性
を解析できる方法を提供することにある。
形成された素子チップ上に形成された配線からなる回路
の特性に変化を与えることなく、半導体集積回路の特性
を解析できる方法を提供することにある。
複数の素子および表面上で各素子を接続する配線を備え
たＩＣチップの上に配線原料を塗布し、その配線原料に
レーザビームを照射して端部が既成配線の所定の個所に
固着された測定用配線を形成し、次いでレーザビームの
照射されなかった配線原料を除去し、測定用配線を利用
して回路特性を測定するものとする。
たＩＣチップの上に配線原料を塗布し、その配線原料に
レーザビームを照射して端部が既成配線の所定の個所に
固着された測定用配線を形成し、次いでレーザビームの
照射されなかった配線原料を除去し、測定用配線を利用
して回路特性を測定するものとする。
すでに回路構成のための素子および配線の形成されたＩ
Ｃチップ配線の所定の個所に配線原料のレーザビーム照
射により生成する測定用配線を固着することによって、
回路特性に影響を与えることなくその測定用配線を利用
して容易に特性解析ができる。また不要の配線原料は粉
末状ならば風圧によりまたはペースト状ならば溶剤など
により容易に除去できる。
Ｃチップ配線の所定の個所に配線原料のレーザビーム照
射により生成する測定用配線を固着することによって、
回路特性に影響を与えることなくその測定用配線を利用
して容易に特性解析ができる。また不要の配線原料は粉
末状ならば風圧によりまたはペースト状ならば溶剤など
により容易に除去できる。
第１図は本発明の一実施例を示すＩＣチップの一部分の
平面図で、ＩＣチップ１にはすでに半導体素子が形成さ
れ、図ではトランジスタ２が１個のみ示されている。ト
ランジスタ２のエミッタ電極３１３ ベース電極３２お
よびコレクタ電極３３はそれぞれコンタクトホールにお
いて配線４１．４２および４３に接続されている。この
素子２の特性を解析するために、配線４Ｌ４２を抵抗配
線で連結、短絡しようとするときには、連結しようとす
る部分付近に粉末状またはペースト状の抵抗材５０を塗
布し、連結しようとする部分にレーザビーム６を照射し
て抵抗層５としてチップ面上に固着させる。
平面図で、ＩＣチップ１にはすでに半導体素子が形成さ
れ、図ではトランジスタ２が１個のみ示されている。ト
ランジスタ２のエミッタ電極３１３ ベース電極３２お
よびコレクタ電極３３はそれぞれコンタクトホールにお
いて配線４１．４２および４３に接続されている。この
素子２の特性を解析するために、配線４Ｌ４２を抵抗配
線で連結、短絡しようとするときには、連結しようとす
る部分付近に粉末状またはペースト状の抵抗材５０を塗
布し、連結しようとする部分にレーザビーム６を照射し
て抵抗層５としてチップ面上に固着させる。
第２図はレーザビーム照射作業を示し、ＩＣチップ１を
縦横両方向に可動可能な位置決め台１０上に固定し、加
工用レーザ光発生器６０からのレーザビーム６をハーフ
ミラ−７により反射させて抵抗材５０に照射する。ＩＣ
チップ１の配線４１．４２間の部分がレーザビーム６の
照射される位置にあるようにハーフミラ−７および顕微
鏡８を通じて眼９により観察しながら位置決め台１０を
移動させ、ノ１−フミラー７の面を精密な駆動機構で回
転させてレーザビーム６を配ｗａ４１上から配線４２上
まで掃引する。抵抗層５形成後は、余分の抵抗材５０を
粉末状ならば風圧で、ペースト状ならば溶剤で除去する
。
縦横両方向に可動可能な位置決め台１０上に固定し、加
工用レーザ光発生器６０からのレーザビーム６をハーフ
ミラ−７により反射させて抵抗材５０に照射する。ＩＣ
チップ１の配線４１．４２間の部分がレーザビーム６の
照射される位置にあるようにハーフミラ−７および顕微
鏡８を通じて眼９により観察しながら位置決め台１０を
移動させ、ノ１−フミラー７の面を精密な駆動機構で回
転させてレーザビーム６を配ｗａ４１上から配線４２上
まで掃引する。抵抗層５形成後は、余分の抵抗材５０を
粉末状ならば風圧で、ペースト状ならば溶剤で除去する
。
抵抗層５の抵抗値は、抵抗材５０として各種の比抵抗の
ものを用意することにより、良導体から高抵抗体までか
なり広範囲に選ぶことができる。また、レーザビーム６
のビーム太さを制御することによっても抵抗値を調整す
ることができる。上記の実施例ではトランジスタ２のベ
ース、エミッタ間を抵抗を介して短絡したが、それ以外
の２点間の良導体配線による短絡あるいは１点からの測
定用端子の引出しにも適用することができる。
ものを用意することにより、良導体から高抵抗体までか
なり広範囲に選ぶことができる。また、レーザビーム６
のビーム太さを制御することによっても抵抗値を調整す
ることができる。上記の実施例ではトランジスタ２のベ
ース、エミッタ間を抵抗を介して短絡したが、それ以外
の２点間の良導体配線による短絡あるいは１点からの測
定用端子の引出しにも適用することができる。
本発明によれば、レーザビームをＩＣチップ上の任意の
位置に照射することにより、配線原料から所望の抵抗値
をもつ測定用配線を生成して既に形成されたＩＣ配線に
接続固定させることによって、測定用配線を用いての種
々の集積回路特性解析がチップ上で容易にできる。これ
により、比較的多額の費用を要するＩＣ試作の過程の省
略または縮小ができるため、ＩＣ開発コストの低減がで
きる経済的効果が得られる。
位置に照射することにより、配線原料から所望の抵抗値
をもつ測定用配線を生成して既に形成されたＩＣ配線に
接続固定させることによって、測定用配線を用いての種
々の集積回路特性解析がチップ上で容易にできる。これ
により、比較的多額の費用を要するＩＣ試作の過程の省
略または縮小ができるため、ＩＣ開発コストの低減がで
きる経済的効果が得られる。
第１図は本発明の一実施例の短絡抵抗層形成工程を示す
平面図、第２図は第１図の工程の作業の側面図である。 １：Ｉｃチップ、２：トランジスタ、３１：エミッタ電
極、３２：ベース電極、３３：コレクタ電極、４１．４
２．４３ ：配線、５：抵抗層、５０：抵抗材、６：レ
ーザビーム。
平面図、第２図は第１図の工程の作業の側面図である。 １：Ｉｃチップ、２：トランジスタ、３１：エミッタ電
極、３２：ベース電極、３３：コレクタ電極、４１．４
２．４３ ：配線、５：抵抗層、５０：抵抗材、６：レ
ーザビーム。
Claims (1)
- （１）複数の素子および表面上で各素子を接続する配線
を備えたＩＣチップの上に配線原料を塗布し、その配線
原料にレーザビームを照射して端部が既成配線の所定の
個所に固着された測定用配線を形成し、次いでレーザビ
ームの照射されなかった配線原料を除去し、測定用配線
を利用して回路特性を測定することを特徴とする半導体
集積回路の特性解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63137047A JPH01305532A (ja) | 1988-06-03 | 1988-06-03 | 半導体集積回路の特性解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63137047A JPH01305532A (ja) | 1988-06-03 | 1988-06-03 | 半導体集積回路の特性解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305532A true JPH01305532A (ja) | 1989-12-08 |
Family
ID=15189632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63137047A Pending JPH01305532A (ja) | 1988-06-03 | 1988-06-03 | 半導体集積回路の特性解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305532A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238939A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Semiconductor Ltd | 半導体装置の評価方法、半導体装置の製造方法、及びプローブ |
-
1988
- 1988-06-03 JP JP63137047A patent/JPH01305532A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238939A (ja) * | 2009-03-31 | 2010-10-21 | Fujitsu Semiconductor Ltd | 半導体装置の評価方法、半導体装置の製造方法、及びプローブ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2636999C3 (de) | Verfahren zum berührungslosen Messen der spezifischen elektrischen Leitfähigkeit eines Plättchens | |
| DE19529489A1 (de) | Kalibrierungsplatine für eine Testeinrichtung für elektronische Schaltungen | |
| JP2006258667A (ja) | パッケージ基板のｒｆインピーダンス測定装置 | |
| Tsai | Package inductance characterization at high frequencies | |
| JPH01305532A (ja) | 半導体集積回路の特性解析方法 | |
| JP2963796B2 (ja) | 半導体集積回路における接点寸法測定方法 | |
| EP1021704B1 (de) | Verfahren zur detektion von kondensationen an oberflächen | |
| US7800479B2 (en) | Semiconductor device having a trim cut and method of evaluating laser trimming thereof | |
| JPH03296672A (ja) | スルーホールを有するプリント配線板の検査方法 | |
| JP3174195B2 (ja) | チップ形電子部品の抵抗値測定方法 | |
| JP3971627B2 (ja) | 中間層回路の特性評価方法 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPH0335542A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3080158B2 (ja) | プリント基板の検査方法及び検査装置 | |
| JP2765527B2 (ja) | 半導体装置の評価方法 | |
| DE102025125556A1 (de) | Sondensystem und verfahren zum betreiben eines solchen | |
| JPS62194681A (ja) | 半導体装置 | |
| JPH07151818A (ja) | 半導体集積回路装置 | |
| DE3223664A1 (de) | Messanordnung fuer duenne schichten und duennschichtbauelemente auf scheibenfoermigen substraten | |
| JPH02163990A (ja) | 混成集積回路装置 | |
| KR20000077489A (ko) | 피시험 디바이스 시험장치 및 피시험 디바이스 시험방법 | |
| JPS58119608A (ja) | 厚膜抵抗のトリミング方法 | |
| JPS6228782Y2 (ja) | ||
| JPH02303013A (ja) | 基板内蔵コンデンサの容量値調整方法 | |
| JPH02278791A (ja) | 基板上に形成されたインピーダンス素子の調整方法 |