JPH01318245A - プローブカード検査用治具 - Google Patents
プローブカード検査用治具Info
- Publication number
- JPH01318245A JPH01318245A JP15275588A JP15275588A JPH01318245A JP H01318245 A JPH01318245 A JP H01318245A JP 15275588 A JP15275588 A JP 15275588A JP 15275588 A JP15275588 A JP 15275588A JP H01318245 A JPH01318245 A JP H01318245A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- pads
- amplifier
- gain
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路特性試験装置と半導体集積回
路（Ｉ Ｃ）との接続に使用するプローブカードの電気
的特性を検査する際に使用する治具に関する。
路（Ｉ Ｃ）との接続に使用するプローブカードの電気
的特性を検査する際に使用する治具に関する。
従来、半導体ウェハー内に多数形成された半導体集積回
路（ＩＣ）をウェハー状態で良品、不良品を判別する検
査装置においては、半導体集積回路（ＩＣ）内の所定の
電極群に電気的に接続される探針群を備えたプローブカ
ードが使用されていた。このプローブカードは第４図に
示すようにプローブカード基板１３に出力用と入力用の
探針群２．３と半導体集積回路（ＩＣ）からの電気信号
を増幅するアンプ１とが形成された構成となっていた。
路（ＩＣ）をウェハー状態で良品、不良品を判別する検
査装置においては、半導体集積回路（ＩＣ）内の所定の
電極群に電気的に接続される探針群を備えたプローブカ
ードが使用されていた。このプローブカードは第４図に
示すようにプローブカード基板１３に出力用と入力用の
探針群２．３と半導体集積回路（ＩＣ）からの電気信号
を増幅するアンプ１とが形成された構成となっていた。
上述したプローブカードのアンプｌは使用されている部
品の特性、配置により周波数特性や利得が異なる。従っ
て複数の検査装置で同一品種の検査を行うためにはすべ
ての検査装置の特性が同じである必要がある。特にＩＣ
の電気信号を最初に増幅するプローブカードのアンプの
利得等の電気的特性は厳密に調整する必要がある。
品の特性、配置により周波数特性や利得が異なる。従っ
て複数の検査装置で同一品種の検査を行うためにはすべ
ての検査装置の特性が同じである必要がある。特にＩＣ
の電気信号を最初に増幅するプローブカードのアンプの
利得等の電気的特性は厳密に調整する必要がある。
ところが現在ではプローブカード状態でプローブカード
の電気的特性を検査するためには外部信号をプローブカ
ードに配線するなどの作業が必要で、困難である。
の電気的特性を検査するためには外部信号をプローブカ
ードに配線するなどの作業が必要で、困難である。
本発明のプローブカード検査用治具は絶縁基板の一主平
面上に導電層からなる探針接触用パッド群と該パッド群
の中の所望の２つ以−Ｌのパッド間を導電層で接続しで
ある。
面上に導電層からなる探針接触用パッド群と該パッド群
の中の所望の２つ以−Ｌのパッド間を導電層で接続しで
ある。
次に、本発明について図面を参照して説明する。
第１図の斜視図は本発明の一実施例を示す部分拡大図で
ある。石英基板６に２μｍのＣｕ層７を形成し、フォト
リングラフィ技術を用いて所望ノ出力ピン用のパッド４
と検査すべき入力ピン用パッド５とそれらのパッドを結
線する１００μｍ幅の配線８とが形成されている。テス
ターからプローブカードの出力ピン２に既知の電圧とパ
ルス幅を持つテス）・信号を印加し、プローブカードの
入力ビン３から得られるプローブカードの出力なテスタ
自身で検査し、その結果をもとに抵抗の変更等の手段に
よりアンプの利得を調整する。
ある。石英基板６に２μｍのＣｕ層７を形成し、フォト
リングラフィ技術を用いて所望ノ出力ピン用のパッド４
と検査すべき入力ピン用パッド５とそれらのパッドを結
線する１００μｍ幅の配線８とが形成されている。テス
ターからプローブカードの出力ピン２に既知の電圧とパ
ルス幅を持つテス）・信号を印加し、プローブカードの
入力ビン３から得られるプローブカードの出力なテスタ
自身で検査し、その結果をもとに抵抗の変更等の手段に
よりアンプの利得を調整する。
第２図は本発明の製法を示した工程図である。
石英基板４にＣｕ／ｌをスパッタリング法により形成し
、フォトレジスト９を塗布した後、所望の配線パターン
を露光、現像させエツチングを行った後フォトレジスト
９を除去することにより作製する。
、フォトレジスト９を塗布した後、所望の配線パターン
を露光、現像させエツチングを行った後フォトレジスト
９を除去することにより作製する。
第３図は本発明の他の実施例を示す平面図である。
基板１０としては半導体で使用するＳｉ基板を用い、パ
ッド１１及び配線１２はＡｐ層を使用する。
ッド１１及び配線１２はＡｐ層を使用する。
所望のテストビンが多数ある場合には、−枚のＳｉ基板
１０に所望数のチエツクパターンを形成しステップアン
ドリピートすることによりすべてのビンを検査できる。
１０に所望数のチエツクパターンを形成しステップアン
ドリピートすることによりすべてのビンを検査できる。
この実施例では選別するＩＣが形成されているＳｉ基板
１０と同一の基板上にチエツクパターンが形成されて（
・るためＩＣの選別時と同一条件でプローブカードのア
ンプ利得が検査できるという利点がある。
１０と同一の基板上にチエツクパターンが形成されて（
・るためＩＣの選別時と同一条件でプローブカードのア
ンプ利得が検査できるという利点がある。
以上説明したように、本発明のプローブカード検査用治
具を用いることにより、従来困難であったプローブカー
ドのアンプの利得を簡単に正確かつ容易に検査すること
が可能となる。
具を用いることにより、従来困難であったプローブカー
ドのアンプの利得を簡単に正確かつ容易に検査すること
が可能となる。
その結果として出力電圧が問題となるＩＣの選別が完全
なものとなりＩＣの品質管理上有効な手段となりうる。
なものとなりＩＣの品質管理上有効な手段となりうる。
第１図は本発明の一実施例の斜視図である。
第２図（ａ）〜（「）は本発明の一実施例の製法工程を
示す断面図である。 第３図は本発明の他の実施例を示す平面図である。 第４図は従来のプローブカードを示す側面図である。 １・・・・・・アンプ、２・・・・・・出力ピン、３・
・・・・・入力ビン、４・・・・・・出力ビン用パッド
、５・・・・・・入力ピン用パッド、６・・・・・・石
英基板、７・・・・・・Ｃｕ層、８・・・・・・配線、
９・・・・・・フォトレジスト、１０・・・・・・Ｓｉ
基板、１１・・・・・・Ａβパッド、１２・・・・・・
Ａｆｆ配線、１３・・・・・・プローブカード基板 代理人 弁理士 内 原 音 ２ 止カビン ６゛ジ（ｑごス男パッＦ。 Ｚ石犬暮版 ３ 配縁 ７・ｃ１１漕 ヂ ヲントトＦシズｈ 冬Ｚ図 〆２Ａ）Ｆ礫 ／ ／ ７′にン７・ Ｚ出力ピン び入力ピン ／３′フｅ−ツカーＬＡ（本夕 僅４図
示す断面図である。 第３図は本発明の他の実施例を示す平面図である。 第４図は従来のプローブカードを示す側面図である。 １・・・・・・アンプ、２・・・・・・出力ピン、３・
・・・・・入力ビン、４・・・・・・出力ビン用パッド
、５・・・・・・入力ピン用パッド、６・・・・・・石
英基板、７・・・・・・Ｃｕ層、８・・・・・・配線、
９・・・・・・フォトレジスト、１０・・・・・・Ｓｉ
基板、１１・・・・・・Ａβパッド、１２・・・・・・
Ａｆｆ配線、１３・・・・・・プローブカード基板 代理人 弁理士 内 原 音 ２ 止カビン ６゛ジ（ｑごス男パッＦ。 Ｚ石犬暮版 ３ 配縁 ７・ｃ１１漕 ヂ ヲントトＦシズｈ 冬Ｚ図 〆２Ａ）Ｆ礫 ／ ／ ７′にン７・ Ｚ出力ピン び入力ピン ／３′フｅ−ツカーＬＡ（本夕 僅４図
Claims (1)
- 絶縁基板の一主平面上に導電層からなる探針接触用パ
ッド群と該パッド群の中の所望の２つ以上のパッド間を
接続する導電層とを有していることを特徴とするプロー
ブカード検査用治具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15275588A JPH01318245A (ja) | 1988-06-20 | 1988-06-20 | プローブカード検査用治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15275588A JPH01318245A (ja) | 1988-06-20 | 1988-06-20 | プローブカード検査用治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01318245A true JPH01318245A (ja) | 1989-12-22 |
Family
ID=15547457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15275588A Pending JPH01318245A (ja) | 1988-06-20 | 1988-06-20 | プローブカード検査用治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01318245A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531481A (ja) * | 2000-04-13 | 2003-10-21 | フォームファクター，インコーポレイテッド | 集積回路ウェーハとウェーハ・テスターとの間の信号経路を試験するための方法および装置 |
| JP2007524837A (ja) * | 2003-07-01 | 2007-08-30 | フォームファクター， インコーポレイテッド | プローブカードを電気機械テストおよび検証するための装置ならびにその方法 |
| CN102062847A (zh) * | 2010-11-08 | 2011-05-18 | 上海集成电路研发中心有限公司 | 半导体参数测量系统的检测方法 |
| CN102156271A (zh) * | 2011-03-15 | 2011-08-17 | 上海宏力半导体制造有限公司 | 半导体参数测量系统的检测方法 |
| JP2015179821A (ja) * | 2014-03-19 | 2015-10-08 | 株式会社アドバンテスト | 検査用ウエハおよび試験システム |
-
1988
- 1988-06-20 JP JP15275588A patent/JPH01318245A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003531481A (ja) * | 2000-04-13 | 2003-10-21 | フォームファクター，インコーポレイテッド | 集積回路ウェーハとウェーハ・テスターとの間の信号経路を試験するための方法および装置 |
| JP2007524837A (ja) * | 2003-07-01 | 2007-08-30 | フォームファクター， インコーポレイテッド | プローブカードを電気機械テストおよび検証するための装置ならびにその方法 |
| CN102062847A (zh) * | 2010-11-08 | 2011-05-18 | 上海集成电路研发中心有限公司 | 半导体参数测量系统的检测方法 |
| CN102156271A (zh) * | 2011-03-15 | 2011-08-17 | 上海宏力半导体制造有限公司 | 半导体参数测量系统的检测方法 |
| JP2015179821A (ja) * | 2014-03-19 | 2015-10-08 | 株式会社アドバンテスト | 検査用ウエハおよび試験システム |
| US9684053B2 (en) | 2014-03-19 | 2017-06-20 | Advantest Corporation | Wafer for testing and a test system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW555988B (en) | Testing vias and contacts in integrated circuit fabrication | |
| US7443186B2 (en) | On-wafer test structures for differential signals | |
| US20080048689A1 (en) | Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same | |
| JPH02141681A (ja) | 試験プローブ | |
| JPH0434950A (ja) | 半導体集積回路装置 | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| JP3395304B2 (ja) | 半導体集積回路の検査方法 | |
| JP2657315B2 (ja) | プローブカード | |
| JP2933331B2 (ja) | 半導体装置の検査装置 | |
| CN1249534A (zh) | 在晶片阶段内测试集成电路的方法和系统 | |
| JPH08304459A (ja) | 半導体ウェハ測定治具 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| CN121531981B (zh) | 半导体器件测试结构及使用该结构的半导体器件评价方法 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| JPH05347335A (ja) | プローブカード | |
| JP2767991B2 (ja) | 検査基板と回路基板検査方法並びに回路基板検査装置 | |
| JPH0322456A (ja) | 半導体装置及びその検査方法 | |
| JPH10104301A (ja) | パッケージ基板の検査方法 | |
| JPH02165648A (ja) | 集積回路装置の製造方法 | |
| JPH0582605A (ja) | 半導体集積回路素子およびウエハテスト検査方法 | |
| Kim et al. | Low-cost diagnosis of defects in MCM substrate interconnections | |
| JPH0673361B2 (ja) | 半導体ウェーハ上の集積回路の試験方法 | |
| JPH0666372B2 (ja) | 集積回路 | |
| JPH04150504A (ja) | 半導体集積回路装置 |