JPH01305540A - Ａｌ系配線 - Google Patents
Ａｌ系配線Info
- Publication number
- JPH01305540A JPH01305540A JP63136963A JP13696388A JPH01305540A JP H01305540 A JPH01305540 A JP H01305540A JP 63136963 A JP63136963 A JP 63136963A JP 13696388 A JP13696388 A JP 13696388A JP H01305540 A JPH01305540 A JP H01305540A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring pattern
- protective film
- wiring
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置のＡＱ系配線に関する。
従来、半導体装置集積回路のＡＱ系配線にはｌ１１ｍ程
度の厚さの燐ガラスや窒化珪素等の保護膜が形成されて
いる。
度の厚さの燐ガラスや窒化珪素等の保護膜が形成されて
いる。
上記のようなＡＱ系配線によれば、半導体装置集積回路
をセラミックパッケージに封じ込める際のように４００
’ Ｃ以上の温度に晒されると、配線中にボイドを発生
し、断線を引き起こすという問題を生ずる。
をセラミックパッケージに封じ込める際のように４００
’ Ｃ以上の温度に晒されると、配線中にボイドを発生
し、断線を引き起こすという問題を生ずる。
本発明の目的は上記問題点を解消したＡＱ系配線を提供
することにある。
することにある。
上記目的を達成するため、本発明のＡＱ系配線において
は、基板上に形成されたＡＱ系配線を被覆する保護膜の
一部に、該ＡＱ系配線の厚さの、０．３倍以下の厚さの
部分を有するものである。
は、基板上に形成されたＡＱ系配線を被覆する保護膜の
一部に、該ＡＱ系配線の厚さの、０．３倍以下の厚さの
部分を有するものである。
厚さ１．の燐ガラス等の保護膜に封じられた厚さ１ｐ２
幅１諷のＡＩｌ系配線を４００°Ｃ以上の温度に昇温す
ると、保護膜よりＡＱ系配線の方が膨張係数が大きいた
め、ＡＱ系配線は０．１ＧＰａ以上の高圧力下に置かれ
る。このような高圧力下では、一般に結晶中の原子空孔
濃度は極めて少ないと考えられている。ところで、保護
膜からＡｆｌ系配線が受ける圧力は、ＡＱ系配線上面の
方が側面より小さい傾向があり、この圧力不均衡のため
にＡＱ系配線の結晶粒界が動こうとする。この際に、過
飽和の原子空孔が局所的に高密度になった部分が生成し
、一連の結晶粒界の動きが鎮静化したとき、過飽和の原
子空孔を急速に放出して、ボイドが発生する。
幅１諷のＡＩｌ系配線を４００°Ｃ以上の温度に昇温す
ると、保護膜よりＡＱ系配線の方が膨張係数が大きいた
め、ＡＱ系配線は０．１ＧＰａ以上の高圧力下に置かれ
る。このような高圧力下では、一般に結晶中の原子空孔
濃度は極めて少ないと考えられている。ところで、保護
膜からＡｆｌ系配線が受ける圧力は、ＡＱ系配線上面の
方が側面より小さい傾向があり、この圧力不均衡のため
にＡＱ系配線の結晶粒界が動こうとする。この際に、過
飽和の原子空孔が局所的に高密度になった部分が生成し
、一連の結晶粒界の動きが鎮静化したとき、過飽和の原
子空孔を急速に放出して、ボイドが発生する。
しかし、へα系配線内の圧力を逃すことができるように
、保護膜に薄い部分を設ければ、熱処理を行っても結晶
粒界は動かす、過飽和の原子空孔も生成しないので、ボ
イドは発生しない。
、保護膜に薄い部分を設ければ、熱処理を行っても結晶
粒界は動かす、過飽和の原子空孔も生成しないので、ボ
イドは発生しない。
本発明の実施例を図を用いて説明する。第１図はその一
例である。図において、層間絶縁膜として５ｉｎ２膜１
を有する基板２上に、Ａｆｌ−１％Ｓｉ膜を形成し、フ
ォトレジスト工程とドライエツチング工程によって配線
パターン３を形成した後、ＣＶＤによって燐ガラス４を
側面保護膜として１μｍ堆積する。このとき、配線パタ
ーン３の上面にも燐ガラスが堆積されるが、ポリイミ１
〜塗布及びドライエツチングによるエッチバック平坦化
工程によって配線パターン上面の燐ガラスを除去する。
例である。図において、層間絶縁膜として５ｉｎ２膜１
を有する基板２上に、Ａｆｌ−１％Ｓｉ膜を形成し、フ
ォトレジスト工程とドライエツチング工程によって配線
パターン３を形成した後、ＣＶＤによって燐ガラス４を
側面保護膜として１μｍ堆積する。このとき、配線パタ
ーン３の上面にも燐ガラスが堆積されるが、ポリイミ１
〜塗布及びドライエツチングによるエッチバック平坦化
工程によって配線パターン上面の燐ガラスを除去する。
その後、プラズマＣＶＤによって窒化珪素膜５を上面保
護膜として０．３μｍ堆積し、第１図のように配線パタ
ーン３を被覆する。
護膜として０．３μｍ堆積し、第１図のように配線パタ
ーン３を被覆する。
また、第２図のような配線でも良い。この場合上記と同
様に配線パターン３を形成した後、配線パターン３上に
真空蒸着によって保護膜の燐ガラス４を０．５ Ｉ１ｍ
堆積する。真空蒸着では配線パターン３の側面には殆ど
膜が堆積しないので、図のように燐ガラス４が堆積する
。その後、プラズマＣｖＤによって窒化珪素膜５を上面
保護膜として０．３但堆積することによって第２図のよ
うに形成できる。
様に配線パターン３を形成した後、配線パターン３上に
真空蒸着によって保護膜の燐ガラス４を０．５ Ｉ１ｍ
堆積する。真空蒸着では配線パターン３の側面には殆ど
膜が堆積しないので、図のように燐ガラス４が堆積する
。その後、プラズマＣｖＤによって窒化珪素膜５を上面
保護膜として０．３但堆積することによって第２図のよ
うに形成できる。
上記のようなＡＱ系配線は、４５０°Ｃ程度の熱処理で
はボイドの発生が見られなかった。前述のように保護膜
からＡｌｌ系配線パターンが受ける圧力はＡＱ系配線パ
ターンの上面の方が側面より小さいため、実施例の場合
には側方から受けた圧力をＡＱ系配線パターンの上方に
逃すことになる。４００〜５００℃に熱処理される場合
、上面保護膜となる窒化珪素膜５の厚さの上限はＡＱ系
配線パターンの厚味の０．３倍以下が好ましい。
はボイドの発生が見られなかった。前述のように保護膜
からＡｌｌ系配線パターンが受ける圧力はＡＱ系配線パ
ターンの上面の方が側面より小さいため、実施例の場合
には側方から受けた圧力をＡＱ系配線パターンの上方に
逃すことになる。４００〜５００℃に熱処理される場合
、上面保護膜となる窒化珪素膜５の厚さの上限はＡＱ系
配線パターンの厚味の０．３倍以下が好ましい。
以上のように本発明によれば、４００〜５００℃の温度
に晒されてもボイド発生のない半導体装置集積回路のＡ
Ｑ系配線を得ることができる。
に晒されてもボイド発生のない半導体装置集積回路のＡ
Ｑ系配線を得ることができる。
＝３−
第１図及び第２図はそれぞれ本発明の詳細な説明する配
線の模式図である。 １・・・５ｉｎ２膜 ２・・・基板３・・
・配線パターン ４・・・燐ガラス５・・窒化珪
素膜
線の模式図である。 １・・・５ｉｎ２膜 ２・・・基板３・・
・配線パターン ４・・・燐ガラス５・・窒化珪
素膜
Claims (1)
- （１）基板上に形成されたＡｌ系配線を被覆する保護膜
の一部に、該Ａｌ系配線の厚さの０．３倍以下の厚さの
部分を有することを特徴とするＡｌ系配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136963A JPH01305540A (ja) | 1988-06-02 | 1988-06-02 | Ａｌ系配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136963A JPH01305540A (ja) | 1988-06-02 | 1988-06-02 | Ａｌ系配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305540A true JPH01305540A (ja) | 1989-12-08 |
Family
ID=15187584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63136963A Pending JPH01305540A (ja) | 1988-06-02 | 1988-06-02 | Ａｌ系配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305540A (ja) |
-
1988
- 1988-06-02 JP JP63136963A patent/JPH01305540A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6281745A (ja) | ウエハ−規模のｌｓｉ半導体装置とその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH02199860A (ja) | 高密度半導体構造体及びその製造方法 | |
| US4920402A (en) | Integrated circuit device | |
| JPH01305540A (ja) | Ａｌ系配線 | |
| US5902120A (en) | Process for producing spatially patterned components | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JP3539102B2 (ja) | トレンチ分離型半導体基板の製造方法 | |
| JPH07112009B2 (ja) | アルミニウム系配線 | |
| JPH02206120A (ja) | アルミニウム系配線 | |
| JPH0284729A (ja) | アルミニウム系配線 | |
| JPH02222538A (ja) | アルミニウム系配線のカバー膜形成方法 | |
| JPH01150335A (ja) | アルミニウム系薄膜配線 | |
| JPH01225338A (ja) | Ａｌ系配線の形成方法 | |
| JPH0332214B2 (ja) | ||
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| KR0172236B1 (ko) | 평탄화된 금속 배선 형성방법 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPH07235591A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPH07201976A (ja) | 半導体装置の製造方法 | |
| JPH04234125A (ja) | Ａｌ系配線の構造 | |
| JPH03286551A (ja) | 半導体装置の製造方法 | |
| JPH02222540A (ja) | Ａｌ―Ｓｉ系配線の形成方法 | |
| JPS62293646A (ja) | 半導体集積回路装置の製造方法 |