JPH01307829A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01307829A JPH01307829A JP63139864A JP13986488A JPH01307829A JP H01307829 A JPH01307829 A JP H01307829A JP 63139864 A JP63139864 A JP 63139864A JP 13986488 A JP13986488 A JP 13986488A JP H01307829 A JPH01307829 A JP H01307829A
- Authority
- JP
- Japan
- Prior art keywords
- register
- branch
- operand
- instruction
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に演算結果またはオペ
ランドのロードに応答して内容が変化するコンディショ
ンレジスタを備えて、引数のデータタイプを示すタグを
データ自身あるいはデータを示すポインタに付加し、そ
の付加されたタグフィールドの値に応じて処理ルーチン
を定める情報処理装置に関する。
ランドのロードに応答して内容が変化するコンディショ
ンレジスタを備えて、引数のデータタイプを示すタグを
データ自身あるいはデータを示すポインタに付加し、そ
の付加されたタグフィールドの値に応じて処理ルーチン
を定める情報処理装置に関する。
従来、この種の情報処理装置では、オペランドの、予め
定められたフィールドの値を比較命令で比較してその結
果で分岐するようなソフトウェア処理を行なっていた。
定められたフィールドの値を比較命令で比較してその結
果で分岐するようなソフトウェア処理を行なっていた。
また、定められたフィールドの値により直接分岐するよ
うな専用命令を備えるものく情報処理学会研究報告ＣＡ
６３−５ ）、さらに、同様にフィールドの値により
マイクロ命令レベルで分岐するもの（情報処即学会第３
４回全国大会６Ｐ−５）がある。
うな専用命令を備えるものく情報処理学会研究報告ＣＡ
６３−５ ）、さらに、同様にフィールドの値により
マイクロ命令レベルで分岐するもの（情報処即学会第３
４回全国大会６Ｐ−５）がある。
ソフトウェアの分野において汎関数という考え方がある
。従来の関数処理は、オペランドのデータタイプに依っ
て使用する関数が異なっていた。
。従来の関数処理は、オペランドのデータタイプに依っ
て使用する関数が異なっていた。
例えばＦＯＲＴＲＡＮでは引数のデータタイプが整数、
浮動小数点数、良精度浮動小数点数の３種類とすると、
それに対応してＡＢＳ関数でもＩΔＢＳ。
浮動小数点数、良精度浮動小数点数の３種類とすると、
それに対応してＡＢＳ関数でもＩΔＢＳ。
ＡＢＳ、ＤＡＢＳというように関数名が異なっていた。
すなわち、関数処理の入口番地も異なっていてそのデー
タタイプ専用の処理を行なえば十分であった。この汎関
数の考え方は、引数のデータタイプが何であっても同じ
関数が使用できるということであり、汎関数の処理ルー
チンでは引数として渡されたデータのタイプを判定して
処理を分けなければならず、そのような引数にはデータ
タイプを判定するための情報が付加されている。このデ
ータタイプ情報を付加する方法にはいくつか存在するが
、その１つにデータ自身か、またはデータを指すポイン
タにタグというデータタイプを付加する方法がある。こ
のタグを付加する方法は、Ｌ Ｉ Ｓ Ｐの処理系では
良く使用され、第３図（ａ）に示すように、関数処理の
最初に付加された引数のタグを判定して引数のデータタ
イプ（第３図（ｂ））に応じた処理ルーチンに分岐する
といった処理が必要になる。従来の情報処理装置におい
ては、ソフトウェアでこの処理をおこなっているが、タ
グ部以外のマスク処理、比較処理、分岐処理が何度も出
現して命令数も増加し効率がわるかった。情報処理学会
研究報告ＣＡ ６３、−５に示された情報処理装置は、
タグをインデックスとして分岐する命令を備えてデータ
タイプの切分けには対応しているが、各処理ルーチンへ
分岐する際、さらにもう−度分岐命令が必要となる。こ
のように分岐命令の処理が連続することになり、特にパ
イプライン処理方式を採用した情報処理装置においては
分岐命令処理のオーバーヘッドが大きくスルーブツトが
低下する。情報処理学会筒３４口金国大会６Ｐ−５に示
された情報処理装置ではマイクロ命令レベルで分岐する
ため分岐命令処理のオーバーヘッドはないが、組込み関
数以外のユーザ一定義関数はマイクロ命令では処理でき
ないという欠点がある。
タタイプ専用の処理を行なえば十分であった。この汎関
数の考え方は、引数のデータタイプが何であっても同じ
関数が使用できるということであり、汎関数の処理ルー
チンでは引数として渡されたデータのタイプを判定して
処理を分けなければならず、そのような引数にはデータ
タイプを判定するための情報が付加されている。このデ
ータタイプ情報を付加する方法にはいくつか存在するが
、その１つにデータ自身か、またはデータを指すポイン
タにタグというデータタイプを付加する方法がある。こ
のタグを付加する方法は、Ｌ Ｉ Ｓ Ｐの処理系では
良く使用され、第３図（ａ）に示すように、関数処理の
最初に付加された引数のタグを判定して引数のデータタ
イプ（第３図（ｂ））に応じた処理ルーチンに分岐する
といった処理が必要になる。従来の情報処理装置におい
ては、ソフトウェアでこの処理をおこなっているが、タ
グ部以外のマスク処理、比較処理、分岐処理が何度も出
現して命令数も増加し効率がわるかった。情報処理学会
研究報告ＣＡ ６３、−５に示された情報処理装置は、
タグをインデックスとして分岐する命令を備えてデータ
タイプの切分けには対応しているが、各処理ルーチンへ
分岐する際、さらにもう−度分岐命令が必要となる。こ
のように分岐命令の処理が連続することになり、特にパ
イプライン処理方式を採用した情報処理装置においては
分岐命令処理のオーバーヘッドが大きくスルーブツトが
低下する。情報処理学会筒３４口金国大会６Ｐ−５に示
された情報処理装置ではマイクロ命令レベルで分岐する
ため分岐命令処理のオーバーヘッドはないが、組込み関
数以外のユーザ一定義関数はマイクロ命令では処理でき
ないという欠点がある。
本発明の情報処理装置は、
コンディションレジスタに演算結果またはロードされる
オペランドの予め定められたタグフィールドの内容が格
納され、 コンディションレジスタへ格納されたデータに応じて分
岐方向を定める分岐判定手段とを有している。
オペランドの予め定められたタグフィールドの内容が格
納され、 コンディションレジスタへ格納されたデータに応じて分
岐方向を定める分岐判定手段とを有している。
演算結果またはロードされたオペランドの予め定められ
たタグフィールドの内容をコンディションレジスタに格
納し、そのデータに基づいて処理ルーチンを定めるので
、従来行なっていた、処理ルーチンへの分岐の際の、引
数に付加されているタグ部以外の情報のマスク処理、比
較処理、分岐処理が不要になる。
たタグフィールドの内容をコンディションレジスタに格
納し、そのデータに基づいて処理ルーチンを定めるので
、従来行なっていた、処理ルーチンへの分岐の際の、引
数に付加されているタグ部以外の情報のマスク処理、比
較処理、分岐処理が不要になる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の情報処理装置一実施例の要部構成を示
すブロック図、第２図は汎関数のプログラムの一例を示
す図である。
すブロック図、第２図は汎関数のプログラムの一例を示
す図である。
本実施例の情報処理装置は、命令制ｍ装置１と記憶制御
装置２と演算器＠３とを備えており、引数には、従来と
同様第３図に示すように、タグすなわちデータタイプ情
報が付加されている。
装置２と演算器＠３とを備えており、引数には、従来と
同様第３図に示すように、タグすなわちデータタイプ情
報が付加されている。
命令制御装＠１は、命令を記憶制御袋＠２より読出して
解読し、必要ならばアドレス計算により論理アドレスを
求めて操作コード、オペランド、操作情報等を演算装置
３に転送する。演算装置３は、命令制御装＠１から転送
された情報により演算を行ない各種レジスタやステータ
ス、または、記憶制御装置２を通して不図示の主記憶装
置の更新を行なう。演算装置３は、演算器３７とコンデ
ィションレジスタ３９と分岐判定回路４２とを含んでい
る。演算器３７は、演算またはオペランドのロードに際
して、演算結果またはロードされるオペランドの上位２
ビツトを他のキャリー出力等とともにコンディションレ
ジスタ３９へ格納する。分岐判定回路４２は、命令制御
装置１のデコード情報キュー１９からデコード情報レジ
スタ３１、レジスタ４０．４１を介して入力されるデコ
ード情報とコンディションレジスタ３９が記憶している
データとを基にして分岐ルーチンを決定する。
解読し、必要ならばアドレス計算により論理アドレスを
求めて操作コード、オペランド、操作情報等を演算装置
３に転送する。演算装置３は、命令制御装＠１から転送
された情報により演算を行ない各種レジスタやステータ
ス、または、記憶制御装置２を通して不図示の主記憶装
置の更新を行なう。演算装置３は、演算器３７とコンデ
ィションレジスタ３９と分岐判定回路４２とを含んでい
る。演算器３７は、演算またはオペランドのロードに際
して、演算結果またはロードされるオペランドの上位２
ビツトを他のキャリー出力等とともにコンディションレ
ジスタ３９へ格納する。分岐判定回路４２は、命令制御
装置１のデコード情報キュー１９からデコード情報レジ
スタ３１、レジスタ４０．４１を介して入力されるデコ
ード情報とコンディションレジスタ３９が記憶している
データとを基にして分岐ルーチンを決定する。
次に、本実施例の動作について説明する。
命令制御装置１において、命令レジスタ１１のビットフ
ィールドにより汎用レジスタファイル１３からデータを
読出す。この時、命令レジスタ１１の内容がＲＸタイプ
の命令であれば、オペランドの実行アドレスの生成のた
め汎用レジスタファイル１３からインデックス値および
ベース値が読出される。このインデックス値とベース値
は、命令で直接指定されるディスプレイスメント値とと
もに、それぞれインデックスレジスタ１５、ベースレジ
スタ１６、ディスプレイスメントレジスタ１４に設定さ
机る。そして、これら３つの値をもとにしてアドレス加
算器１７がオペランドアドレスを生成し、記憶制御装置
２へ転送する。このオペランドアドレスは、レジスタ２
１を介してアドレス変換部２２へ送られてアドレス変換
機構２２１によりアドレス変換される。さらに、アドレ
スアレイ２２２から読出されるディレクトリ情報ととも
に、レジスタ２３を介してデータアレイ２４へ送られて
データアレイ２４の読出しアドレスとなってデータアレ
イ２４からオペランドが読出され、そのオペランドは演
ＩＩ装置３に転送される。一方、ＲＸタイプ命令の第１
オペランドと、ＲＲタイプ命令の場合の第１、第２オペ
ランドが格納されているレジスタのレジスタ番号は、命
令制御袋＠１のレジスタ１８とデコード情報キュー１９
を経て、演算装置３へ転送される。オペランドおよびレ
ジスタ番号を受けた演算装置３は、演算に先立って、命
令制御装置１から送られたレジスタ番号をもとに、汎用
レジスタファイル３２からオペランドを読出す。読出さ
れたオペランドのうち一方は第１オペランドとして演算
レジスタ３５に格納され、もう一方のオペランドは記憶
制御装置２から直接、またデータバッファ３４を介して
転送されたオペランドとともにセレクタ３３へ入力され
た選択され、第２オペランドとして演算レジスタ３６に
格納される。演算レジスタ３５゜３６に格納されたオペ
ランドは演算器３７により所望の演算が行なわれ、その
演算結果が結果レジスタ３８を経て汎用レジスタ１３．
３２に格納される。さらに、この演算結果はコンディシ
ョンレジスタ３つへも反映される。また、命令がロード
命令であれば、オペランドは記憶制御装置２から読出さ
れ、そのオペランドは′ｅ４算器３７、結果レジスタ３
８を経て、同様に汎用レジスタ１３．３２に格納され、
コンディションレジスタ３９も変化する。この時、演算
器３７の出力の上位２ビツトが他のキャリー出力等とと
もにコンディションレジスタ３９に格納され、デコード
情報レジスタ３１からレジスタ４０．４１を経て送られ
るデコード情報とともに分岐判定回路４２へ送られて、
そこでそれらの情報をもとに分岐方向の判定が行なわれ
る。
ィールドにより汎用レジスタファイル１３からデータを
読出す。この時、命令レジスタ１１の内容がＲＸタイプ
の命令であれば、オペランドの実行アドレスの生成のた
め汎用レジスタファイル１３からインデックス値および
ベース値が読出される。このインデックス値とベース値
は、命令で直接指定されるディスプレイスメント値とと
もに、それぞれインデックスレジスタ１５、ベースレジ
スタ１６、ディスプレイスメントレジスタ１４に設定さ
机る。そして、これら３つの値をもとにしてアドレス加
算器１７がオペランドアドレスを生成し、記憶制御装置
２へ転送する。このオペランドアドレスは、レジスタ２
１を介してアドレス変換部２２へ送られてアドレス変換
機構２２１によりアドレス変換される。さらに、アドレ
スアレイ２２２から読出されるディレクトリ情報ととも
に、レジスタ２３を介してデータアレイ２４へ送られて
データアレイ２４の読出しアドレスとなってデータアレ
イ２４からオペランドが読出され、そのオペランドは演
ＩＩ装置３に転送される。一方、ＲＸタイプ命令の第１
オペランドと、ＲＲタイプ命令の場合の第１、第２オペ
ランドが格納されているレジスタのレジスタ番号は、命
令制御袋＠１のレジスタ１８とデコード情報キュー１９
を経て、演算装置３へ転送される。オペランドおよびレ
ジスタ番号を受けた演算装置３は、演算に先立って、命
令制御装置１から送られたレジスタ番号をもとに、汎用
レジスタファイル３２からオペランドを読出す。読出さ
れたオペランドのうち一方は第１オペランドとして演算
レジスタ３５に格納され、もう一方のオペランドは記憶
制御装置２から直接、またデータバッファ３４を介して
転送されたオペランドとともにセレクタ３３へ入力され
た選択され、第２オペランドとして演算レジスタ３６に
格納される。演算レジスタ３５゜３６に格納されたオペ
ランドは演算器３７により所望の演算が行なわれ、その
演算結果が結果レジスタ３８を経て汎用レジスタ１３．
３２に格納される。さらに、この演算結果はコンディシ
ョンレジスタ３つへも反映される。また、命令がロード
命令であれば、オペランドは記憶制御装置２から読出さ
れ、そのオペランドは′ｅ４算器３７、結果レジスタ３
８を経て、同様に汎用レジスタ１３．３２に格納され、
コンディションレジスタ３９も変化する。この時、演算
器３７の出力の上位２ビツトが他のキャリー出力等とと
もにコンディションレジスタ３９に格納され、デコード
情報レジスタ３１からレジスタ４０．４１を経て送られ
るデコード情報とともに分岐判定回路４２へ送られて、
そこでそれらの情報をもとに分岐方向の判定が行なわれ
る。
なお、演算器３７の出力の上位２ビツトは前述したよう
にタグの一部を示しているため、この２ビツトのデータ
により分岐方向を定めるということは、従来と同様にタ
グに応じた処理ルーチンへ分岐することになる。
にタグの一部を示しているため、この２ビツトのデータ
により分岐方向を定めるということは、従来と同様にタ
グに応じた処理ルーチンへ分岐することになる。
次に、第２図に示すプログラムを参照して、分岐方向の
判定処理を説明する。
判定処理を説明する。
＄ＡＤＤ１番地は汎関数の入口アドレスであり、ロード
命令により’ ＡＲＧＵＨＥＮＴ”で指定される引数を
ＲＯにロードする。このとき引数の上位２ビツトがコン
ディションレジスタ３９に格納される。
命令により’ ＡＲＧＵＨＥＮＴ”で指定される引数を
ＲＯにロードする。このとき引数の上位２ビツトがコン
ディションレジスタ３９に格納される。
次のＢＲＡＯ命令はコンディションレジスタ３９の２ビ
ツトの値が“００”のとき分岐する分岐命令である。２
ビツトの値が“００”であれば引数が整数であると判断
して整数処理ルーチン（＄ＩＮＴＥＧＥＲ）に分岐する
。同様に、ＢＲＡ１命令はコンディションレジスタ３９
の２ビツト値が“０１”のとき分岐する分岐命令で、２
ビツトの値がパ０１”であれば引数が浮動小数点数であ
ると判断して浮動小数点数処理ルーチン（＄ ＦＬＯＡ
Ｔ ）に分岐する。ＢＲＡ２命令も同様に、２ビツトの
値が１０″のとき＄ ＤＥＬＯＡＴに分岐する。したが
って、引数をレジスタにロードした後すぐに分岐命令で
各データタイプごとの処理ルーチンに分岐できることに
なる。
ツトの値が“００”のとき分岐する分岐命令である。２
ビツトの値が“００”であれば引数が整数であると判断
して整数処理ルーチン（＄ＩＮＴＥＧＥＲ）に分岐する
。同様に、ＢＲＡ１命令はコンディションレジスタ３９
の２ビツト値が“０１”のとき分岐する分岐命令で、２
ビツトの値がパ０１”であれば引数が浮動小数点数であ
ると判断して浮動小数点数処理ルーチン（＄ ＦＬＯＡ
Ｔ ）に分岐する。ＢＲＡ２命令も同様に、２ビツトの
値が１０″のとき＄ ＤＥＬＯＡＴに分岐する。したが
って、引数をレジスタにロードした後すぐに分岐命令で
各データタイプごとの処理ルーチンに分岐できることに
なる。
なお、本実施例では演算器３７の出力のうち上位２ビツ
トをコンディションレジスタ３つへ格納したが、コンデ
ィションレジスタ３９に格納されるフィールドはどのビ
ット位置から何ビットでも良いし長さも２ビツトに限ら
ない。さらに、そのビット長に応じて分岐ルーチンを増
設することもできる。
トをコンディションレジスタ３つへ格納したが、コンデ
ィションレジスタ３９に格納されるフィールドはどのビ
ット位置から何ビットでも良いし長さも２ビツトに限ら
ない。さらに、そのビット長に応じて分岐ルーチンを増
設することもできる。
以上説明したように本発明は、演算結果またはロードさ
れるオペランドの予め定められたタグフィールドをコン
ディションレジスタに格納し、その結果に基づいて分岐
ルーチンを定めることにより、演算終了後またはオペラ
ンドのロード後、そのデータタイプに応じた処理ルーチ
ンへ分岐することができ、特に、ＬＩＳＰ等のように汎
関数の出現頻度の高いプログラムにおいては引数処理の
オーバーヘッドを低減するという効果がある。
れるオペランドの予め定められたタグフィールドをコン
ディションレジスタに格納し、その結果に基づいて分岐
ルーチンを定めることにより、演算終了後またはオペラ
ンドのロード後、そのデータタイプに応じた処理ルーチ
ンへ分岐することができ、特に、ＬＩＳＰ等のように汎
関数の出現頻度の高いプログラムにおいては引数処理の
オーバーヘッドを低減するという効果がある。
第１図は本発明の情報処理装置の一実施例の要部構成を
示すブロック図、第２図は汎関数のプロダラムの一例を
示す図、第３図はタグによるデータタイプの指定の一例
を示す図である。 １・・・命令制御装置、 ２・・・記憶制御装置、３
・・・演算装置、 １１・・・命令レジスタ、１
２・・・デコーダ、 １３．３２・・・汎用レジスタファイル、１４・・・デ
ィスプレイスメントレジスタ、１５・・・インデックス
レジスタ、 １６・・・ペースレジスタ、１７・・・アドレス加算器
、１８．２１．２３，４０．４１・・・レジスタ、１９
・・・デコード情報キュー、 ２２・・・アドレス変換部、２４・・・データアレイ、
３１・・・デコード情報レジスタ、 ３３・・・セレクタ、 ３４・・・データバッファ
、３５．３６・・・演算レジスタ、 ３７・・・演算器、 ３８・・・結果レジスタ、
３９・・・コンディションレジスタ、 ４２・・・分岐判定回路。 ＄ＡＤＤ１ ： ＬＤ ＲＯ，ＡＲＧＩＪＭＥ
ＮＴＢＲＡＯ＄ ｔ ＮＴＥＧＥＲ ＢＲＡＩ ＄ ＦＬＯＡＴ ＢＲＡ ２ ＄ ＤＦＬＯＡＴ 第２図 １０−ＤＦＬＯＡＴ
示すブロック図、第２図は汎関数のプロダラムの一例を
示す図、第３図はタグによるデータタイプの指定の一例
を示す図である。 １・・・命令制御装置、 ２・・・記憶制御装置、３
・・・演算装置、 １１・・・命令レジスタ、１
２・・・デコーダ、 １３．３２・・・汎用レジスタファイル、１４・・・デ
ィスプレイスメントレジスタ、１５・・・インデックス
レジスタ、 １６・・・ペースレジスタ、１７・・・アドレス加算器
、１８．２１．２３，４０．４１・・・レジスタ、１９
・・・デコード情報キュー、 ２２・・・アドレス変換部、２４・・・データアレイ、
３１・・・デコード情報レジスタ、 ３３・・・セレクタ、 ３４・・・データバッファ
、３５．３６・・・演算レジスタ、 ３７・・・演算器、 ３８・・・結果レジスタ、
３９・・・コンディションレジスタ、 ４２・・・分岐判定回路。 ＄ＡＤＤ１ ： ＬＤ ＲＯ，ＡＲＧＩＪＭＥ
ＮＴＢＲＡＯ＄ ｔ ＮＴＥＧＥＲ ＢＲＡＩ ＄ ＦＬＯＡＴ ＢＲＡ ２ ＄ ＤＦＬＯＡＴ 第２図 １０−ＤＦＬＯＡＴ
Claims (1)
- 【特許請求の範囲】 １、演算結果またはオペランドのロードに応答して内容
が変化するコンディションレジスタを備えて、引数のデ
ータタイプを示すタグをデータ自身あるいはデータを示
すポインタに付加し、その付加されたタグフィールドの
値に応じて処理ルーチンを定める情報処理装置において
、 前記コンディションレジスタに演算結果またはロードさ
れるオペランドの予め定められたタグフィールドの内容
が格納され、 該コンディションレジスタに格納されたタグの内容に応
じて分岐方向を定める分岐判定手段とを有することを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139864A JPH01307829A (ja) | 1988-06-06 | 1988-06-06 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139864A JPH01307829A (ja) | 1988-06-06 | 1988-06-06 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01307829A true JPH01307829A (ja) | 1989-12-12 |
Family
ID=15255324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63139864A Pending JPH01307829A (ja) | 1988-06-06 | 1988-06-06 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01307829A (ja) |
-
1988
- 1988-06-06 JP JP63139864A patent/JPH01307829A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075840A (en) | Tightly coupled multiprocessor instruction synchronization | |
| US5812868A (en) | Method and apparatus for selecting a register file in a data processing system | |
| US4755966A (en) | Bidirectional branch prediction and optimization | |
| JP3983857B2 (ja) | ベクトルレジスタの複数バンクを用いた単一命令複数データ処理 | |
| US6233670B1 (en) | Superscalar processor with direct result bypass between execution units having comparators in execution units for comparing operand and result addresses and activating result bypassing | |
| US4745547A (en) | Vector processing | |
| US4679140A (en) | Data processor with control of the significant bit lengths of general purpose registers | |
| US20010021970A1 (en) | Data processor | |
| EP0211152A2 (en) | Program switching with vector registers | |
| JPS6313215B2 (ja) | ||
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| EP0378415A2 (en) | Multiple instruction dispatch mechanism | |
| US6026486A (en) | General purpose processor having a variable bitwidth | |
| JPH09152973A (ja) | カウント／リンク・レジスタ変更命令の投機実行をサポートする方法及び装置 | |
| US11481223B2 (en) | Reducing operations of sum-of-multiply-accumulate (SOMAC) instructions | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| KR100974401B1 (ko) | 주소 레지스터의 내용을 스와핑하기 위한 방법 및 장치 | |
| JPH0461390B2 (ja) | ||
| US6904515B1 (en) | Multi-instruction set flag preservation apparatus and method | |
| JPH01307829A (ja) | 情報処理装置 | |
| JPH01307831A (ja) | 情報処理装置 | |
| JPS6314239A (ja) | 計算機システムの命令作成ユニット | |
| JPH01307830A (ja) | 情報処理装置 | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 |