JPH01309433A - 回線シミュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、通信機器の性能試験等のために通信路に生じ
得るノイズ現象を模擬的に発生させる回線シミュレータ
に関する。

［従来の技術］ 近年、ディジタル通信技術の発達に伴ない１種々の通信
手順を内蔵したＬＳＩの開発が盛んに行われているが、
通信用に開発されたＬＳＩをテストし評価するには、実
際の通信路において起こり得る現象を取り入れる必要が
ある。特に実際の通信路にはノイズがつきものであり、
ノイズによるエラーが伝送信号に発生する。それ故、通
信用ＬＳＩは、通信路に生じ得るノイズを考慮して設計
されなければならない。そこで、通信用ＬＳＩを試作し
た時にテストするため、一定のノイズを与えてそれに対
するエラーレート（発生率）を測定する装置が知られて
いる。

［発明が解決しようとする課題］ しかしながら、従来のエラーレート測定装置では、通信
用り、ＳＩに与えるノイズは静電ノイズ発生器で発生す
るアナログノイズであり、そのパターンは一定のものに
固定されているため、実際に生じ得るノイズやその他の
現象を反映しているものでなく、種々のノイズに対する
エラーレートの測定はできないという問題点があった。

本発明はかかる問題点に鑑みてなされたものであり、通
信用ＬＳＩ等の開発に際し、通信回線において実際に生
じ得るノイズ等の現象を模擬的に発生させることができ
る回線シミュレータを提供することを目的とする。

［課題を解決するための手段］ 本発明は、実際の通信回線をシミュレートする回線シミ
ュレータであって、通信回線で生じ得るノイズを発生す
るためのパラメータを可変設定する設定手段と、乱数を
発生する乱数発生手段と、該乱数発生手段で発生した乱
数から前記設定手段で設定したパラメータによって決定
されるエラー信号を生成する信号発生手段と、前記エラ
ー信号が発生している間、外部から入力された信号に前
記設定手段で設定したパラメータによって決定されるノ
イズを付加して出力する回線部とを備えて構成される。

また、本発明の回線シミュレータは、通信回線で生じ得
るノイズを発生するためのパラメータとして、ビットエ
ラーレート、ビットエラーパルス幅及びビットエラーモ
ードを可変設定する設定手段と、該設定手段で設定され
たパラメータ値を保持する設定値保持手段と、乱数を発
生する乱数発生手段と、該乱数発生手段で発生した乱数
を前記設定値保持手段から与えられたピットエラーレー
トに従って選択し、同様に前記設定値保持手段から与え
られたパルス幅を持つビットエラーパルスとして出力す
るピッ）エラーパルス発生手段と、前記ビットエラーパ
ルスが発生している間、外部から入力された信号に前記
設定値保持手段から与えられたビットエラーモードに対
応するノイズを付加して出力する回線部とを有すること
を特徴とする。

［作用］ 本発明の回線シミュレータにおいては、パラメータ設定
手段でピットエラーレート等のパラメータを予め設定す
る。エラー信号発生手段では、乱数発生手段で発生した
乱数からパラメータ設定手段で設定したパラメータによ
って決まるエラー信号を発生する。このエラー信号が発
生している間口線部では、外部から入力された信号に、
パラメータ設定手段で設定したパラメータで決定される
ノイズを付加して出力する。これにより、通信障害に対
する通信装置の動作等のテストをすることができる。

［実施例］ 第１図は本発明の一実施例を示し、第２図は本発明の回
線シミュレータでテストする通信システムの例を示す。

実施例の回線シミュレータは、パラメータ設定器１とシ
ミュレータ本体３と回線部４とから成る。

パラメータ設定器ｌは、通信回線で生じ得るノイズを発
生するためのピットエラーレート等のパラメータをバス
２を介してシミュレータ本体３に入力するものであり、
このパラメータ設定器としてはマイクロコンピュータが
使用できる。

シミュレータ本体３は、パラメータ設定器１で設定され
たパラメータを保持すると共に、後述の回路で発生した
乱数を上記パラメータに従って選択してビットエラー信
号を発生するものであり、第１図に示す各種のレジスタ
から成るレジスタファイル７と、ビットエラー信号を発
生する信号発生部８と、各回路部の動作に必要なりロッ
ク信号を供給するクロック発生回路９とを含む。

第２図の通信システムでは、本発明の回線シミュレータ
で複数（この場合３本）の通信回線のシミュレーション
を行うため、シミュレータ本体３に複数個の回線部４Ａ
　、４Ｂ　、４Ｇを接続している。各回線部は、複数の
通信装置５Ａ、５Ｂ、５Ｃをループ状に接続した伝送路
６Ａ　、　６Ｂ　、　６Ｃに接続される。使用時には、
シミュレータ本体３で発生したビットエラー信号を回線
部４Ａ　、４Ｂ。

４Ｃに送り、各回線部で各伝送路６Ａ　、　６Ｂ　、　
６Ｃから入力された信号にノイズを加える処理を施して
各伝送路に、出力する。従って、各通信装置５Ａ、５Ｂ
、５Ｃの出力をチエツクすることにより、通信障害に対
する動作等のテストをすることができる。

以下、第１図に示した回線シミュレータの構成と作用を
説明する。

まず、レジスタファイル７は、パラメータ設定器ｌで設
定されたパラメータを保持する保持手段として機能する
もので、乱数初期値設定レジスタ１１、ピントエラーレ
ート設定レジスタ１２、ビットエラーパルス幅設定レジ
スタ１３、ビットエラーモード設定レジスタ１４、立上
り遅れ設定レジスタ１５、立下り遅れ設定レジスタ１６
、及び回線断続レジスタ１７を含んでいる。

乱数初期値設定レジスタ１１は、後述の疑似乱数発生回
路２１の初期値を設定するためのレジスタである。この
レジスタに初期値を書き込むことにより、疑似乱数発生
回路２１に直接プリセットを行う。また、このレジスタ
で一定の初期値を設定すると、疑似乱数発生回路２１か
ら同じビットエラーパターンを生成できるので、テスト
を繰返す場合等に有効である。

ビットエラーレート設定レジスタ１２は、ビットエラー
レートを設定するためのレジスタで、１回線当り約１０
−３〜１Ｏ−８回／ｂｉｔのエラーを設定できる。各回
線は、同じピットエラーレートでビットエラーを発生す
る。また、このレジスタにより各回線毎にビットエラー
発生又は非発生を設定することができる。

ビットエラーパルス幅設定レジスタ１３は、後述のビッ
トエラー発生時にそのパルス幅を設定するレジスタであ
る。設定範囲はθ〜ＦＦＦＦであり、その設定値ｎによ
りｎ〜（ｎ＋　１）　ＩＬｓｅｃのパルス幅が発生する
。

ビットエラーモード設定レジスタ１４は、後述のように
、通信路から回線部４に入力された信号にノイズとして
付加するビットエラーの種類（Ｎｏｒｍａｌ、Ｈｉｇｈ
、Ｌｏｗ又は反転）を設定するためのレジスタである。

これをＮｏｒｍａｌ”に設定した場合は、後述のビット
エラー発生時でも、回線部４に入力された信号は変化し
ない。しかし、”旧ｇｈ“に設定した場合は、ビットエ
ラー発生時に入力信号がＨレベルに変化して回線部４か
ら出力され、”Ｌｏｗ”に設定した場合は、ビットエラ
ー発生時に入力信号がＬレベルに変化して出力される。

また、反転モードにした場合は、ビットエラー発生時に
入力信号が反転して出力される。このビットエラーモー
ド設定レジスタ１４は、複数の回線に対し別々に設定で
きる。

立上り、立下り遅れ設定レジスタ１５．１６は、実際の
通信路で生ずる立上り時間の遅れ及び立下り時間の遅れ
を個別に設定するレジスタである。

クロック発生回路９で発生する周波数をボーレートの１
６倍に設定した場合、１／１８デ一タビツト時間単位の
遅れを設定できる。これらのレジスタによる遅れ時間の
設定も、複数の回線に対して別々にできる。

回線断続レジスタ１７は、回線部に通信を断続するため
のレジスタであり、回線部４からの出力を高インピーダ
ンスにすることができる。

次に、信号発生部８は、実際の通信回線に生じ得る現象
のシミュレーションを行うためのエラー信号を発生する
部分であり、疑似乱数発生回路２１、ビットエラー発生
回路２２及びビットエラーパルス幅発生回路２３から成
る。

疑似乱数発生回路２１は、第３図に示すように、３２個
のＤフリップフロップＤ１〜Ｄ３２と、１３個のＥｘｃ
ｌｕｓｉｖｅ　ＯＲ回路Ｅｌ　〜Ｅ１３とから成り、次
式に従って疑似乱数を生成する。

Ｘ３２＋Ｘ２６＋Ｘ２３＋Ｘ２２＋Ｘ１６＋Ｘ１２＋Ｘ
１１＋Ｘ１０＋ｘｓ　　＋Ｘ７　　＋ｘｓ　　＋Ｘ４　
　＋Ｘ２　　＋Ｘ１　　＋　１すなわち、順次接続した
ＤフリップフロップＤ１〜Ｄ３２の間にＥｘｃｌｕｓｉ
ｖｅ　ＯＲ回路Ｅ１〜Ｅ１３を介在させ、各フリップフ
ロップＤ３２〜Ｄ１の出力Ｘ３２〜Ｘ１を変化させるこ
とにより、疑似乱数を発生するものである。このような
構成の疑似乱数発生回路それ自体は公知である。

この疑似乱数発生回路２１に供給されるクロック周波数
の範囲はＩＭＨｚ〜３１．２５　ＫＨｚで、通常は通信
速度（ボーレート）に合わせる。しかし、通信速度と異
なる値に設定することにより、ビットエラーレートを犬
きく変えることもできる。例えばＩＭＨｚのクロックで
動作させた場合の周期は、約１．２時間である。

この疑似乱数発生回路２１では、発生する乱数の初期値
を設定するため、各ＤフリップフロップＤ１〜Ｄ３２は
セット端子を有し、その端子に前述の乱数初期値設定レ
ジスタ１１の出力信号を入力することで、Ｄフリップフ
ロップをセット状態にする。すなわち、乱数初期値設定
レジスタ１１に初期値を書き込むことにより、そのレジ
スタ出力がＤフリップフロップＤ１〜Ｄ３２のセット端
子に加えられ、疑似乱数発生回路２１の初期値をプリセ
ットすることができる。

次に、ビットエラー発生回路２２は、第４図に示すよう
に、前記ビットエラーレート設定レジスタ１２からのビ
ットエラー信号をデコードするデコーダ３１と、このデ
コーダ３１からの信号により、疑似乱数発生回路２１で
生成した疑似乱数のうち使用する信号のみを出力するデ
ータセレクタ３２と、このデータセレクタ３２から出力
される信号が全てＨのときにビットエラー発生信号を出
力するＡＮＤ回路３３とから成る。結果として、データ
セレクタ３２で選択された乱数信号の数をｎとすると、
１／２ｎの確率でビットエラー発生信号が出力される。

また、ピッ）・エラーパルス幅発生回路２３は、第５図
に示すようにタイマ３４とＲＳフリップフロップ３５と
から成る。動作時には、第６図に示すように、上記ビッ
トエラー発生回路２２からの出力（ビットエラー発生信
号）をスタート信号としてタイマ３４を始動させると共
に、ＲＳフリップフロップ３５をセットし、ビットエラ
ーパルスを発生する。タイマ３４は、前述のビットエラ
ーパルス幅設定レジスタ１３で設定されたパルス幅をカ
ウントした後、ＲＳフリップフロップ３５をリセットす
る。これにより、設定されたパルス幅のビットエラーが
得られる。そのパルス幅は設定値ｎに対しｎ　−ｎ　＋
　１　ｇｓｅｃとなる。ビットエラーパルスが終了しな
いうちに次の信号が来た時には、その時点から更に設定
値だけパルス幅を伸ばす。

このビットエラーパルス幅発生回路２３は、第２図のよ
うに複数の回線部４Ａ　、４Ｂ　、４Ｃを接続した場合
には、各回線部にそれぞれ異なるパルス幅のノイズを発
生させるように回線部の個数分設けられる。

クロック発生回路９は、一定周波数（例えば１６ＭＨｚ
）の水晶発振モジュールからの出力信号を分周し、上述
の各回路に必要なりロック信号を発生するものである。

次に、回線部４は、これに入力された信号をシミュレー
タ本体３から与えられたパラメータ通りに加工して出力
する部分であり、回線断続もここで行う。また、プロト
コルアナライザ等の外部装置を接続して、モニタ又はシ
ミュレーションをすることも可能である。

詳細には第７図に示すように、回線部４は、伝送路から
入力された信号をレベル変換するレシーバ４１と、入力
信号の立上りを検出する立上り検出回路４２と、タイマ
４３及び４４と、入力信号の立下りを検出する立下り検
出回路４５と、ＲＳノリツブフロップ４６と、ノイズ付
加回路４７と、その出力信号をレベル変換して伝送路に
出力するドライバ４８とを備えている。各検出回路４２
゜４５はＤフリップフロップで、各タイマ４３，４４は
ダウンカウンタでそれぞれ構成される。

動作時には、検出回路４２．４５が入力信号の立」ニリ
、立下りを検出すると、タイマ４３　、４４を始動させ
る。各タイマ４３．４４は、それぞれレジスタファイル
７の立」ニリ、立下り遅れ設定レジスタ１５．１６から
送られる信号（立上り、立下り遅れ値）で決められた遅
れ時間後に出力を変化させる。ＲＳフリップフロップ４
６は、立上り遅れタイマ４３の出力変化でセットされ、
立下り遅れタイマ４４の出力変化でリセ・ントされる。

これにより、第８図に示すように、予め設定された立上
り、立下り遅れをもつ信号が出力される。

このように、検出回路４２．４５とタイマ４３及び４４
とＲＳフリップフロップ４６とは、伝送路から入力され
た信号の立上り時間及び立下り時間を、それぞれ１デ一
タビツト時間未満の範囲（次の信号変化の直前まで）で
遅らせることができる波形変換回路を構成している。設
定値をｎ、この回路に用いるクロックの周期をＴとする
と、遅延時間はｎＴ〜（ｎ＋１）Ｔである。

タイマ４３及び４４に供給するクロック信号としては、
通常はボーレートの１８倍の周波数を用いるが、これよ
り周波数の小さいクロックを用いて長い遅延を生じさせ
ることもできる。この場合、立上り遅延時間は次の立上
りの直前まで、立下り遅延時間は次の立下りの直前まで
となる。

上記波形変換回路は、立上り／立下りの遅延時間をそれ
ぞれ個別に設定することにより、入力信号のデユーティ
比を変えることができる。また、各遅れ値を変化させる
ことにより、ジッタ（波形のゆらぎ）を生しさせること
もできる。

次に、回線部４のノイズ出力回路４７は、ＲＳフリップ
フロンプ４６から出力された信号に、前述のビットエラ
ーモード設定レジスタ１４からの出力で指定されたエラ
ーモード（Ｎｏｒｍａｌ、　Ｈｉｇｈ、Ｌｏｗ又は反転
）のノイズを付加するものであり、ビットエラーが発生
していない時（ビットエラーパルスがＬの時）には、エ
ラーモードに関係なく入力信号をそのまま出力するが、
ビットエラーが発生している時（ビットエラーパルスが
Ｈの時）は、エラーモードに従って入力信号を変化させ
て出力する。

すなわち、エラーモードがＬｏｗ固定の場合にはビット
エラーが発生している間、出力は入力に関係なく　　Ｌ
ｏｗになり、エラーモードが旧ｇｈ固定の場合には、ビ
ットエラーが発生している間、出力は入力に関係なくＨ
ｉｇｈになる。エラーモードが反転の場合も同様に、ビ
ットエラーが発生している聞出力は入力の反転となる。

エラーモードがＮｏ　ｒｍａ　ｌの場合には、ビットエ
ラーが発生していても、入力信号がそのまま出力される
（ノイズは付加されない）。

上記ノイズ付加回路４７からの出力信号は、ドライバ４
８でレベル変換されて伝送路に出力されるが、ドライバ
４８は、前述の回線断続レジスタ１７からの回線断信号
で閉じられる。すなわち、回線断続レジスタ１７が回線
断信号を出力した時は、ドライバ４８の出力側が高イン
ピーダンスとなり、伝送路を実質的に切断状態とするこ
とができる。

かくして、実施例の回線シミュレータは、乱数をベース
としてビットエラーパルスを生じさせることにより、通
信装置の動作チエツク等ができるようにしたものである
。また、通信回線で生じ得る波形歪や回線切断のシミュ
レーションも可能であり、複数の通信装置を含むシステ
ムの性能を総合的にテストすることができる。

以上、本発明を実施例によって説明したが、本発明はこ
れに限らず、回線シミュレータの各回路部は、上記の機
能を有するものであれば任意の回路素子を使用して構成
することができる。

［発明の効果］ 以上のように、本発明においては、通信回線で生じ得る
ノイズを発生するためのパラメータを設定することによ
り、乱数をベースとするノイズを発生するようにしたの
で、新たに設計し開発した通信ＬＳＩ等の通信装置を実
際の通信回線に設置することなく、種々の通信障害に対
する通信装置の挙動ゆ性能を試験することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明の回線シミュレータを接続した通信システムの例を
示すプロンク図、 第３図は疑似乱数発生回路の説明図、 第４図はビットエラー発生回路の構成図、第５図はビッ
トエラーパルス幅発生回路の構成図、 第６図はビットエラーパルス幅発生回路に入力される信
号とその出力信号を示す波形図、第７図は回線部の構成
図、 第８図は回線部の波形変換回路に入力される信号とその
出力信号を示す波形図である。 １−−−−パラメータ設定器、 ２−−−−バス、 ３−一一一シミュレータ本体、 ４−一一一回線部、 ５Ａ　、５Ｂ　、５Ｃ−−−一通信装置、６Ａ　、８Ｂ
　、６Ｃ−−−一伝送路、７−−−−レジスタフアイル
、 ８−−−一信号発生郁、 ９−−一−クロック発生回路。 特許出願人　　山武ハネウェル株式会社図 ５Ａ 第４図 ビットエラー発生回路 う

Claims (2)

【特許請求の範囲】
1. （１）通信回線で生じ得るノイズを発生するためのパラ
   メータを可変設定するパラメータ設定手段と、乱数を発
   生する乱数発生手段と、 該乱数発生手段で発生した乱数から前記パラメータ設定
   手段で設定したパラメータによって決定されるエラー信
   号を生成する信号発生手段と、前記エラー信号が発生し
   ている間、外部から入力された信号に前記パラメータ設
   定手段で設定したパラメータによって決定されるノイズ
   を付加して出力する回線部と を備えたことを特徴とする回線シミュレータ。
2. （２）通信回線で生じ得るノイズを発生するためのパラ
   メータとして、ビットエラーレート、ビットエラーパル
   ス幅及びビットエラーモードを可変設定する設定手段と
   、 該設定手段で設定されたパラメータ値を保持する設定値
   保持手段と、 乱数を発生する乱数発生手段と、 該乱数発生手段で発生した乱数を前記設定値保持手段か
   ら与えられたビットエラーレートに従って選択し、同様
   に前記設定値保持手段から与えられたパルス幅を持つビ
   ットエラーパルスとして出力するビットエラーパルス発
   生手段と、 前記ビットエラーパルスが発生している間、外部から入
   力された信号に前記設定値保持手段から与えられたビッ
   トエラーモードに対応するノイズを付加して出力する回
   線部と を備えたことを特徴とする回線シミュレータ。