JPH05896B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、通信機器の性能試験等のために通信
回線上に生じ得るノイズを模擬的に発生させる回
線シミユレータに関する。

［従来の技術］ 近年、デイジタル通信技術の発達に伴ない、
種々の通信手順を内蔵したLSIを含む通信装置が
開発されているが、開発段階で試作された通信用
LSIをテストし評価するには、実際の通信路にお
いて起こり得る現象を取り入れる必要がある。特
に実際の通信路にはノイズがつきものであり、ノ
イズによるエラーが通信回線上に発生する。そこ
で、試作した通信装置に一定のノイズを与えてそ
れに対するエラーレート（発生率）を測定する装
置が知られている。

［発明が解決しようとする課題］ しかしながら、従来のエラーレート測定装置で
は、被試験装置に与えられるノイズは、静電ノイ
ズ発生器で発生するアナログノイズで、そのパタ
ーンが一定のものに固定されているため、実際に
通信回線上に生じ得るノイズを反映しているもの
でなく、種々のノイズに対するエラーレートの測
定はできないという問題点があつた。

本発明者らは、かかる問題点を解決するものと
して、通信回線上に生じ得るノイズや信号波形の
歪等を模擬的に発生させる回線シミユレータを開
発した（特願昭63−138376号）。これは通信回線
で生じ得るノイズや波形歪を発生するためのパラ
メータを可変設定し、乱数発生手段で発生した乱
数から前記パラメータによつて決定されるエラー
信号を生成し、該エラー信号が発生している間、
外部から入力される信号に前記パラメータによつ
て決定されるノイズを付加して出力するようにし
たもので、これにより、被試験装置を実際の通信
回線に設置することなく、種々の通信障害に対す
る通信装置の挙動や性能の試験を行なうことが可
能となつた。

本発明は、上記の回線シミユレータを更に実用
的なものとするため、再現性のあるノイズを発生
させる乱数初期値の設定等の操作が容易で、使い
勝手のよい回線シミユレータを提供することを目
的とする。

［課題を解決するための手段］ 本発明は、通信回線上に乱数に基づくノイズを
生じさせる回線シミユレータであつて、乱数の初
期値、乱数の現在値、及び起動後の経過時間又は
それに相当する値を表示する表示部と、乱数初期
値を入力する乱数初期値入力手段、通信回線にノ
イズを付加する動作を開始させる開始操作手段、
及び該動作を停止させる停止操作手段を含む操作
部とを備えることを特徴とする。

また、本発明は、通信回線上にノイズを発生さ
せるためのパラメータを可変設定するパラメータ
設定手段と、乱数を発生する乱数発生手段と、該
乱数発生手段で発生した乱数から前記パラメータ
設定手段で設定したパラメータによつて決定され
るエラー信号を生成する信号発生手段と、前記エ
ラー信号が発生している間、外部から入力された
信号に前記パラメータ設定手段で設定したパラメ
ータによつて決定されるノイズを付加して出力す
る手段と、前記乱数発生手段から発生させる乱数
の初期値、発生した乱数の現在値、起動後の経過
時間及び前記パラメータ設定手段で設定されるパ
ラメータを表示する表示手段と、乱数初期値の入
力、ノイズ付加動作の開始及び停止を実行するた
めの操作手段とを備えて構成される。

［作用］ 本発明の回線シミユレータにおいては、表示部
に乱数の初期値、乱数の現在値、動作開始後の経
過時間を表示する一方、操作部で乱数初期値の入
力、ノイズ付加動作の開始及び停止等の操作を行
なう。従つて、操作者は、一定の時間内にどれだ
けのノイズを発生させたかがわかり、被試験装置
の性能試験を的確に実行することができる。また
乱数の初期値を記憶しておくと、同じノイズ発生
による通信試験が繰返し再現可能となる。更に、
試験の開始／停止も任意の時間で行なうことがで
きる。

通信回線上にノイズを発生させるためのパラメ
ータを可変設定するパラメータ設定手段を備えた
回線シミユレータにおいては、乱数発生手段で発
生した乱数からパラメータ設定手段で設定したパ
ラメータによつて決まるエラー信号を発生する。
このエラー信号が発生している間、外部から入力
された信号に、上記パラメータ設定手段で設定し
たパラメータで決定されるノイズを付加して出力
する。このようなノイズ付加動作に際して乱数の
初期値、乱数の現在値、起動後の経過時間及び設
定パラメータを表示手段で表示するので、操作手
段による乱数初期値の入力、ノイズ付加動作の開
始及び停止を的確に行なうことができる。

［実施例］ 第１図に示す回線シミユレータ１は、直方体形
状のケーシング２の内部にシミユレータを構成す
る回路を収納している。ケーシング２の上面の上
半分は、後述のような表示をする表示装置３の表
示画面で占有され、下半分は、後述の各種操作キ
ー等を配置した操作部４として構成されている。
また、ケーシング２の一側面には、被試験装置と
接続するための複数のコネクタ５が配設されてい
る。

使用の際には、第２図に示すように、本発明の
回線シミユレータ１を被試験装置Ａに接続し、シ
ミユレータ１で伝送信号（通信データ）にノイズ
を加える処理を施して被試験装置Ａを送り込む。
そして、被試験装置Ａの動作をチエツクすること
により、通信障害に対する挙動や性能をチエツク
することができる。

次に、第１図の実施例に設けられた表示装置３
は液晶表示装置から成り、その表示画面内には、
第３図に示すような15行の表示部を有する。その
うち、上から３行まではシミユレータが計測した
実測値を表示するモニタ部であり、下記の項目か
ら成る。

Time：計測経過時間（起動後の経過時間）を
時、分、秒で表示する（最大表示時間の範囲は
24時間）。但し、表示方法はこれに限らず、経
過時間に対応した数字や文字で表示してもよ
い。

Line：通信回線の断続の状態を表示する。

通信回線が接続されている場合は 「＝＝＝＝＝＝＝＝＝」が表示され、 切断されている場合は 「＝＝＝ Ｘ ＝＝＝」が表示される。

Bit Error Counts：計測を開始してから発生し
たビツトエラーの数を表示する。

BER：上記のBit Error Countsの値を用いて計
算したビツトエラーレート（Bit Error Rate）
の値を表示する。

RND：現在の乱数値を表示する。

このモニタ部は、操作部４のキー操作によつて
書き込むことができない部分であり、電源投入後
一度も計測を実行していない間はタイトルのみが
表示される。

４行目以降は、キー操作によつて設定可能な
種々の計測動作条件を表示する部分であり、次の
〜の項目から成る。

Line Select： 通信回線の規格（例えば RS422、RS232C、
TTLのいずれかを選択）を表示する。

Baud Rate： 選択された通信データ転送速度を表示する。
選択できる範囲は、例えば1Mbps〜300bpsと
する。

Pulse Width： １回に発生されるビツトエラーのエラーパル
ス幅を表示する。選択できるパルス幅の範囲
は、例えば1μs〜100ｍｓで、１、２、５×10の
ｎ乗の間隔で選択できるものとする。

Error Mode： 発生させるビツトエラーの形態を表示する。
エラーの形態とは、エラーの付加によつて通信
データをどのように変化させるかを指し、その
内容は次の通りであり、いずれかが選択され
る。

Thru：何もしない。

High：データをエラーパルスの幅分だけ強
制的に「１」に変化させる。

Low：データをエラーパルスの幅分だけ強
制的に「０」に変化させる。

Invert：データをエラーパルスの幅分だけ反
転させる。

Initial RND： ビツトエラーは乱数によつて発生し、通信デ
ータに付加されるが、その乱数を作り出すため
に入力された初期値をここに表示する。乱数の
初期値が設定可能であることから、シミユレー
ト動作の再現が可能となる。

この乱数初期値は、値の設定項目とは異なつ
て16キーにより８桁の16進数で入力される。入
力の最後には、後述の「ENTR」キー操作が
必要であり、このキー入力により初めて入力デ
ータが有効となる。但し、「ENTR」キー入力
前に後述の「STRT」キーを操作した場合に
は、「ENTR」入力があつたものとみなし、画
面に表示されている値を有効とする。

Err Trig Rate： これは、何ビツトに一度エラーを発生させる
かという値（ビツト数）の逆数であり、この表
示部にビツトエラーを発生させる頻度を表示す
る。後述のキー操作で選択できる範囲は、例え
ば1.49×10^-8〜9.76×10^-4で、2²分の１の間隔
で設定可能とする。

Duty： 通信データのデユーテイ比を表示する。選択
できるデユーテイ比の範囲は、例えば6.25％〜
93.75％で、3.125％間隔で選択可能とする。

Trigger Source： 計測開始トリガを表示する。これは次の内容
から選択できる。

Key：操作部の「STRT」キーを押すことで
計測を開始させる。

RXC Ｐ−Edge： 通信データのポジテイブ・エツジで計測を開
始させる。

RXC Ｎ−Edge： 通信データのネガテイブ・エツジで計測を開
始させる。

EXT Ｐ−Edge： 外部トリガ信号のポジテイブ・エツジで計測
を開始させる。

EXT Ｎ−Edge： 外部トリガ信号のネガテイブ・エツジで計測
を開始させる。

上記のどの計測開始トリガを選択した場合で
もトリガ信号が来る前に「STRT」キーを押
すことが必要である。トリガとして「Key」が
選択された場合には、「STRT」キーの入力と
同時に計測が開始される。また、どの場合で
も、「STOP」キーが押されたとき又は外部か
ら停止信号が入力されたときは、即時に計測が
停止する。

RXC Source： 通信データの同期信号を表示する。これは次
の内容から選択できる。

Int Ｐ−Edge： 通信データのポジテイブ・エツジと同期させ
た調歩同期通信。

Int Ｎ−Edge： 通信データのネガテイブ・エツジと同期させ
た調歩同期通信。

EXT Ｐ−Edge： 外部同期クロツクのポジテイブ・エツジによ
る同期通信。

EXT Ｎ−Edge： 外部同期クロツクのネガテイブ・エツジによ
る同期通信。

Jitter： 通信データに付加するジツタ（波形のゆら
ぎ）の振幅を表示する。その値は０％、±3.125
％、±6.25％のなかから選択することができる。
０％はジツタを付加しない場合である。

BER： これは、実際に発生したエラートリガレート
（Err Trig Rate）、エラーパルス幅（Pulse
Width）及びボーレート（Baud Rate）からシ
ミユレータが自動的に計算して表示する項目で
あり、キー操作では入力することができないも
のである。ここに表示される値は「ビツトエラ
ーレート」と称し、通信データの、ある１ビツ
トが１秒間にエラーとなる確率に相当する。

Save or Load no.： 操作部４のキー操作により設定された試験条
件は、シミユレータの記憶装置に保存してお
き、必要な時はいつでも取り出して使用でき
る。この試験条件の保存は、例えば最大９種類
までとし、予め保存又は取出しをどの番号のフ
アイルで行なうかを設定する。その設定された
フアイル番号がここに表示される。

次に、操作部４は、第３図において左側から順
に次の〜の表示を付したキーで構成される。

「０」〜「９」及び「Ａ」〜「Ｆ」 16進数による乱数初期値等の入力をするため
のキーである。

「SAVE」及び「LOAD」 前述の試験条件を格納したり取り出したりす
るためのキーである。

「ENTR」 前述のように乱数初期値を設定する際に操作
するキーである。

向きが異なる４つの「△」 表示画面内のカーソルを上下左右に移動する
ためのキーである。

向きが異なる２つの「▲」 前述の各選択項目の内容を画面に表示させる
ためのキーである。選択項目の内容は、「▲」
キーを押すと次のものが表示され、「▼」キー
を押すと前のものが表示される。

「CUT」 通信回線の断続を実行するためのキーであ
る。これを１回押す毎に回線断、回線続が交互
に行なわれる。

「EROR」 計測の際、必要に応じて１個のエラーを強制
的に発生させるためのキーである。発生するエ
ラーのパルス幅は、前述の「Pulse Width」で
設定した値である。

「STOP」 計測を停止するためのキーである。このキー
を押すことにより、前述の計測開始トリガが何
であつても、計測を停止することができる。

「STRT」 このキーを押すことにより、前述の計測開始
トリガ待ちの状態となる。その後、前記
「Trigger Source」で選択されたトリガが入力
された時点で計測が開始される。「Key」が選
択されている場合には、この「STRT」キー
の入力と同時に計測開始となる。

操作部４には、以上の操作キーのほか、電源ス
イツチ４ａ及びエラーパルス発生時に点灯する表
示部４ｂも配置されている。

要約すれば、実施例の回線シミユレータ１は、
ケーシング上面の表示画面内に、乱数の初期値
（Initial RND）、乱数の現在値（RND）、動作開
始後の経過時間（Time）等を表示する一方、操
作部４に、乱数初期値を入力する操作手段（カー
ソル移動キー、０〜９及びＡ〜Ｆの16キー、
「ENTR」キー）、ノイズ付加動作を開始させる
操作手段（「STRT」キー）、及びノイズ付加動
作を停止させる操作手段（「STOP」キー）を備
えることにより、一定の時間内にどれだけのノイ
ズを発生させたかがわかり、被試験装置の性能試
験を的確に実行できるようにしている。また、乱
数の初期値を記憶しておくことにより、同じノイ
ズ発生による通信試験が繰返し再現可能であり、
試験の開始／停止も任意の時間で行なうことがで
きる。

次に、ケーシング２内には、前述の特許出願に
係る回線シミユレータを構成する回路が収納され
ている。その構成と作用は、次の通りである。

まず、回線シミユレータの回路は、第４図に示
すようにパラメータ設定部６、制御部７、エラー
信号発生部８、クロツク発生部９及び回線部１０
から成る。

パラメータ設定部６は、通信回線で生じ得るノ
イズを発生させるためのビツトエラーレート等の
パラメータを設定する手段であり、本実施例では
操作部４のキーで構成される。

制御部７は、パラメータ設定部６から入力され
たパラメータを保持する、表示装置３に必要な表
示をさせるための表示信号を送る、上記のように
設定したパラメータに基づき、後述の乱数発生回
路で発生した乱数を選択してビツトエラー信号を
発生させる等の動作を行なう部分であり、パラメ
ータ設定部６で設定されたパラメータを保持する
保持手段として次のような各種レジスタを備えた
CPUで構成される。すなわち、CPUは、乱数初
期値設定レジスタ１１、ビツトエラーレート設定
レジスタ１２、ビツトエラーパルス幅設定レジス
タ１３、ビツトエラーモード設定レジスタ１４、
立上り送れ設定レジスタ１５、立下り遅れ設定レ
ジスタ１６及び回線断続レジスタ１７を有する。

乱数初期値設定レジスタ１１は、後述の疑似乱
数発生回路２１の初期値を設定するためのレジス
タである。このレジスタに初期値を書き込むこと
により、疑似乱数発生回路２１に直接プリセツト
を行う。また、このレジスタで一定の初期値を設
定すると、疑似乱数発生回路２１から同じビツト
エラーパターンを生成できるので、テストを繰返
す場合等に有効である。

ビツトエラーレート設定レジスタ１２は、ビツ
トエラーレートを設定するためのレジスタで、１
回線当り約10^-3〜10^-8回／bitのエラーを設定で
きる。各回線は、同じビツトエラーレートでビツ
トエラーを発生する。

ビツトエラーパルス幅設定レジスタ１３は、後
述のビツトエラー発生時にそのパルス幅を設定す
るレジスタである。

ビツトエラーモード設定レジスタ１４は、後述
のように通信データ信号にノイズとして付加する
ビツトエラーの種類（Thru、High、Low、
Invert）を設定するためのレジスタである。これ
を“Thru”に設定した場合は、後述のビツトエ
ラー発生時でも通信データ信号は変化しない。し
かし“High”に設定した場合は、ビツトエラー
発生時に入力信号がＨレベル「１」に変化して回
線部４から出力され、“Low”に設定した場合
は、ビツトエラー発生時に入力信号がＬレベル
「０」に変化して出力される。また、“Invert”に
設定した場合には、ビツトエラー発生時に入力信
号が反転して出力される。

立上り、立下り遅れ設定レジスタ１５，１６
は、実際の通信路で生ずる立上り時間の遅れ及び
立下り時間の遅れを個別に設定するレジスタであ
る。

クロツク発生回路９で発生する周波数を、例え
ばボーレートの16倍に設定すると、1/16データビ
ツト時間単位の遅れを設定できる。

回線断続レジスタ１７は、回線別に通信を断続
するためのレジスタであり、回線部４からの出力
を高インピーダンスにすることができる。

次に、エラー信号発生部８は、実際の通信回線
に生じ得る現象のシミユレーシヨンを行うための
エラー信号を発生する部分であり、疑似乱数発生
回路２１、ビツトエラー発生回路２２及びビツト
エラーパルス幅発生回路２３から成る。

疑似乱数発生回路２１は、第５図に示すように
順次接続したＤフリツプフロツプD₁〜D₃₂の間に
Exclusive OR回路E₁〜E₁₃を介在させ、各フリ
ツプフロツプD₃₂〜D₁の出力X³²〜X¹を変化させ
ることにより疑似乱数を発生するものである。こ
のような構成の疑似乱数発生回路それ自体は公知
である。

この疑似乱数発生回路２１では、発生する乱数
の初期値を設定するため、各Ｄフリツプフロツプ
D₁〜D₃₂はセツト端子を有し、その端子に前述の
乱数初期値設定レジスタ１１の出力信号を入力す
ることで、Ｄフリツプフロツプをセツト状態にす
る。すなわち、乱数初期値設定レジスタ１１に初
期値を書き込むことにより、そのレジスタ出力が
ＤフリツプフロツプD₁〜D₃₂のセツト端子に加え
られ、疑似乱数発生回路２１の初期値をプリセツ
トすることができる。

ビツトエラー発生回路２２は、第６図に示すよ
うに、前記ビツトエラーレート設定レジスタ１２
からのビツトエラー信号をデコードするデコーダ
３１と、このデコーダ３１からの信号により、疑
似乱数発生回路２１で生成した疑似乱数のうち使
用する信号のみを出力データセレクタ３２と、こ
のデータセレクタ３２から出力される信号が全て
Ｈのときにビツトエラー発生信号を出力する
AND回路３３とから成る。結果として、データ
セレクタ３２で選択され乱数信号の数をｎとする
と、1/2ⁿの確立でビツトエラー発生信号が出力さ
れる。

ビツトエラーパルス幅発生回路２３は、第７図
に示すようにするタイマ３４とRSフリツプフロ
ツプ３５とから成る。動作時には、第８図に示す
ように、上記ビツトエラー発生回路２２からの出
力（ビツトエラー発生信号）をスター信号として
タイマ３４を始動させると共に、RSフリツプフ
ロツプ３５をセツトし、ビツトエラーパルスを発
生する。タイマ３４は、前述のビツトエラーパル
ス幅設定レジスタ１３で設定されたパルス幅をカ
ウントした後、RSフリツプフロツプ３５をリセ
ツトする。これにより、設定されたパルス幅のビ
ツトエラーが得られる。そのパルス幅は設定値ｎ
に対しｎ〜ｎ＋1μsecとなる。ビツトエラーパル
スが終了しないうちに次の信号が来た時には、そ
の時点から更に設定値だけパルス幅を伸ばす。

クロツク発生回路部９は、一定周波数（例えば
16MHz）の水晶発振モジユールからの出力信号を
分周し、上述の各回路に必要なクロツク信号を発
生するものである。

次に、回線部１０は、これに入力された信号を
シミユレータ本体３から与えられたパラメータ通
りに加工して出力する部分であり、回線断続もこ
こで行なう。

詳細には第９図に示すように、回線部１０は、
伝送路から入力された信号をレベル変換するレシ
ーバ４１と、入力信号の立上りを検出する立上り
検出回路４２と、タイマ４３及び４４と、入力信
号の立下りを検出する立下り検出回路４５と、
RSフリツプフロツプ４６と、ノイズ付加回路４
７とその出力信号をレベル変換して伝送路に出力
するドライバ４８とを備えている。各検出回路４
２，４５はＤフリツプフロツプで、各タイマ４
３，４４はダウンカウンタでそれぞれ構成され
る。

動作時には、検出回路４２，４５が入力信号の
立上り、立下りを検出すると、タイマ４３，４４
を始動させる。各タイマ４３，４４は、それぞれ
制御部７の立上り、立下り遅れ設定レジスタ１
５，１６から送られる信号（立上り、立下り遅れ
値）で決められた遅れ時間後に出力を変化させ
る。RSフリツプフロツプ４６は立上り遅れタイ
マ４３の出力変化でセツトされ、立下り遅れタイ
マ４４の出力変化でリセツトされる。これによ
り、第１０図に示すように予め設定された立上
り、立下り遅れをもつ信号が出力される。

このように、検出回路４２，４５とタイマ４３
及び４４とRSフリツプフロツプ４６とは、伝送
路から入力された信号の立上り時間及び立下り時
間を、それぞれ１データビツト時間未満の範囲
（次の信号変化の直前まで）で遅らせることがで
きる波形変換回路を構成している。設定値をｎ、
この回路に用いるクロツクの周期をＴとすると、
遅延時間はnT〜（ｎ＋１）Ｔである。

タイマ４３及び４４に供給するクロツク信号と
しては、通常はボーレートの16倍の周波数を用い
るが、これより周波数の小さいクロツクを用いて
長い遅延を生じさせることもできる。この場合、
立上り遅延時間は次の立上りの直前まで、立下り
遅延時間は次の立下りの直前までとなる。

上記波形変換回路は、立上り／立下りの遅延時
間をそれぞれ個別に設定することにより、入力信
号のデユーテイ比を変えることができる。また、
各遅れ値を変化させることにより、ジツタ（波形
のゆらぎ）を生じさせることもできる。

ノイズ出力回路４７は、RSフリツプフロツプ
４６から出力された信号に、前述のビツトエラー
モード設定レジスタ１４からの出力で指定された
エラーモード（Thru、High、Low又はInvert）
のノイズを付加するものであり、ビツトエラーが
発生していない時（ビツトエラーパルスがＬの
時）には、エラーモードに関係なく入力信号をそ
のまま出力するが、ビツトエラーが発生している
時（ビツトエラーパルスがＨの時）は、エラーモ
ードに従つて入力信号を変化させて出力する。

すなわち、エラーモードがLowの場合には、
ビツトエラーが発生している間、出力は入力にに
関係なくLowになり、エラーモードがHighの場
合には、ビツトエラーが発生している間、出力は
入力に関係なくHighになる。エラーモードが
Invertの場合も同様に、ビツトエラーが発生して
いる間出力は入力の反転となる。エラーモードが
Thruの場合には、ビツトエラーが発生していて
も、入力信号がそのまま出力される（ノイズは付
加されない）。

上記のノイズ付加回路４７からの出力信号は、
ドライバ４８でレベル変換されて伝送路に出力さ
れるが、ドライバ４８は前述の回線断続レジスタ
１７からの回線信号で閉じられる。すなわち、回
線断続レジスタ１７が回線断信号を出力した時
は、ドライバ４８の出力側が高インピーダンスと
なり、伝送路を実質的に切断状態とすることがで
きる。

以上のように、図示の実施例は、乱数をベース
としてビツトエラーパルスを生じさせる共に、通
信回線で生じ得る波形歪や回線切断のシミユレー
シヨンも可能な回線シミユレータにおいて、その
表示画面に乱数等のパラメータを表示すると共
に、操作部のキー操作でパラメータを可変設定で
きるようにしたものであり、これを用いて通信装
置の性能試験等を行なうときには、操作者は表示
画面を見ながらキー操作できるので、操作性が良
く使い易いという利点を有する。

以上、本発明を実施例によつて説明したが、本
発明はこれに限らず、回線シミユレータを構成す
る回路、表示部及び操作部は、上記の機能を有す
るものであれば、任意の手段を使用して構成する
ことができる。

［発明の効果］ 上記のように、本発明によれば、通信回線で生
じ得るノイズを発生するためのパラメータを設定
し、乱数をベースとするノイズを発生することで
通信用LSI等の被試験装置を実際の通信回線に接
続することなくテストできる。また、乱数値等を
表示する表示部とパラメータ設定用の操作部を組
み込んだことから、使用の際には、乱数値等を表
示する画面を見ながら操作でき、操作性が向上
し、使い勝手も良いという効果が得られる。

【図面の簡単な説明】

第１図は本発明の実施例の外観を示す図、第２
図は本発明の回線シミユレータを被試験装置に接
続した状態を示す図、第３図は表示画面の表示例
と操作部の構成を示す平面図、第４図は実施例の
回路構成を示すブロツク図、第５図は疑似乱数発
生回路の説明図、第６図はビツトエラー発生回路
の構成図、第７図はビツトエラーパルス幅発生回
路の構成図、第８図はビツトエラーパルス幅発生
回路の入力信号と出力信号を示す図、第９図は回
線部の構成図、第１０図は回線部の波形変換回路
に入力される信号とその出力信号を示す波形図で
ある。 １……回線シミユレータ、２……ケーシング、
３……表示装置、４……操作部、５……コネク
タ、６……パラメータ設定部、７……制御部、８
……エラー信号発生部、９……クロツク発生部、
１０……回線部。

Claims (1)

1. 【特許請求の範囲】 １ 通信回線上に乱数に基づくノイズを生じさせ
   る回線シミユレータであつて、乱数の初期値、乱
   数の現在値、及び起動後の経過時間又はそれに相
   当する値を表示する表示部と、乱数初期値を入力
   する乱数初期値入力手段、通信回線にノイズを付
   加する動作を開始させる開始操作手段、及び該動
   作を停止させる停止操作手段を含む操作部とを備
   えたことを特徴とする回線シミユレータ。 ２ 通信回線上にノイズを発生させるためのパラ
   メータを可変設定するパラメータ設定手段と、 乱数を発生する乱数発生手段と、 該乱数発生手段で発生した乱数から前記パラメ
   ータ設定手段で設定したパラメータによつて決定
   されるエラー信号を生成する信号発生手段と、 前記エラー信号が発生している間、外部から入
   力された信号に前記パラメータ設定手段で設定し
   たパラメータによつて決定されるノイズを付加し
   て出力する手段と、 前記乱数発生手段から発生させる乱数の初期
   値、発生した乱数の現在値、起動後の経過時間及
   び前記パラメータ設定手段で設定されるパラメー
   タを表示する表示手段と、 乱数初期値の入力、ノイズ付加動作の開始及び
   停止を実行するための操作手段と を備えたことを特徴とする回線シミユレータ。