JPH01309512A - シングル・レベル・マルチプレクサ - Google Patents
シングル・レベル・マルチプレクサInfo
- Publication number
- JPH01309512A JPH01309512A JP1070295A JP7029589A JPH01309512A JP H01309512 A JPH01309512 A JP H01309512A JP 1070295 A JP1070295 A JP 1070295A JP 7029589 A JP7029589 A JP 7029589A JP H01309512 A JPH01309512 A JP H01309512A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- data
- stage
- voltage
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
- H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は一般的にマルチプレクサに関し、特に単一レベ
ルで構成されたデータ・トランジスタ及び選択トランジ
スタを有するマルチプレクサに関する。
ルで構成されたデータ・トランジスタ及び選択トランジ
スタを有するマルチプレクサに関する。
（従来技術）
従来技術によるマルチプレクサのステージは、選択トラ
ンジスタ及びデータ・トランジスタに対して別個のトラ
ンジスタ・レベルを有している。
ンジスタ及びデータ・トランジスタに対して別個のトラ
ンジスタ・レベルを有している。
１つのステージは、各ビットに対して設けられている。
従来のマルチプレクサのステージの設計の場合、選択ト
ランジスタは、出力ノードを共通ノードに接続する電流
通路と、電源をこの共通ノードに接続する電圧しきいト
ランジスタを有している。従って、この選択ｌ・ランジ
スタと電圧しきいトランジスタは、差動対として接続さ
れている。
ランジスタは、出力ノードを共通ノードに接続する電流
通路と、電源をこの共通ノードに接続する電圧しきいト
ランジスタを有している。従って、この選択ｌ・ランジ
スタと電圧しきいトランジスタは、差動対として接続さ
れている。
データ・トランジスタのステージによって、共通ノード
が電流ソースに選択的に接続される。このような従来の
設計の１つの例が、ラム（Ｎ、 Ｃ。
が電流ソースに選択的に接続される。このような従来の
設計の１つの例が、ラム（Ｎ、 Ｃ。
Ｌａｍ ）に対して与えられた米国特許第４，６８６．
６７４号に説明されている。
６７４号に説明されている。
このような従来技術による構造を使用する場合、少なく
とも２つの欠点が明らかとなっている。第１に、各マル
チプレクサのステージ、即ちビットに対して４個のトラ
ンジスタが必要である。即ち、これらは選択トランジス
タ、電圧しきいトランジスタ、データ・トランジスタ及
び電流ソース・ｌ・ランジスタである。レイアウト上、
これらのトランジスタの各々に対する領域が、これらの
トランジスタを制御する信号用の導線と共に必要である
。
とも２つの欠点が明らかとなっている。第１に、各マル
チプレクサのステージ、即ちビットに対して４個のトラ
ンジスタが必要である。即ち、これらは選択トランジス
タ、電圧しきいトランジスタ、データ・トランジスタ及
び電流ソース・ｌ・ランジスタである。レイアウト上、
これらのトランジスタの各々に対する領域が、これらの
トランジスタを制御する信号用の導線と共に必要である
。
他の欠点は、従来のマルチプレクサのステージの動作に
関連する。選択トランジスタ及び電圧しきいｌ・ランジ
スタは、差動対として接続されているから、電圧しきい
線上の信号よりも実質的に高い選択線上の信号によって
、ステージが選択される。この出力は、選択されたステ
ージの共通ノートの状態を１観察」するが、これらは、
データ・１−ランシスタが導通状態におかれているかど
うかによって、充電されたり充電されなかったりする。
関連する。選択トランジスタ及び電圧しきいｌ・ランジ
スタは、差動対として接続されているから、電圧しきい
線上の信号よりも実質的に高い選択線上の信号によって
、ステージが選択される。この出力は、選択されたステ
ージの共通ノートの状態を１観察」するが、これらは、
データ・１−ランシスタが導通状態におかれているかど
うかによって、充電されたり充電されなかったりする。
もし選択信号が、Ｈのデータ信号がデータ・１〜ランジ
スタに加えられる前に選択トランジスタに加えられると
、共通ノードは、Ｈのデータ信号が加えられると、放電
する前に短時間充電される可能性がある。従って、出力
ノードは、これがＬの状態に放電される前に短時間■］
となり、これによってマルチプレクサのデータ出力に不
具合を発生さセる。従って、ステージ当りより少ない数
のトランジスタを使用しながら、上述したデータの不具
合の可能性を回避するマルチプレクサに対する必要性が
生しる。
スタに加えられる前に選択トランジスタに加えられると
、共通ノードは、Ｈのデータ信号が加えられると、放電
する前に短時間充電される可能性がある。従って、出力
ノードは、これがＬの状態に放電される前に短時間■］
となり、これによってマルチプレクサのデータ出力に不
具合を発生さセる。従って、ステージ当りより少ない数
のトランジスタを使用しながら、上述したデータの不具
合の可能性を回避するマルチプレクサに対する必要性が
生しる。
（発明の概要）
本発明は、各ステージに対して差動対として接続された
選択トランジスタ及びデータ・１−ランジスクを設ける
ことによって、上述した従来の設計の制約を解消するこ
とである。選択トランジスタは、ステージの出力ノード
を共通ノードに選択的に接続し、一方データ・トランジ
スタは電源をこの共通ノートに選択的に接続する。共通
ノードは、電流ソース・トランジスタの電流通路に接続
される。このような構成によって、電圧しきいトランジ
スタに対する必要性及び電圧しきい信号を転送するため
の導線を配線する必要がなくなる利点が得られる。従っ
て、電力消費量と速度の点でマルチプレクサの動作を改
善することが可能となる。
選択トランジスタ及びデータ・１−ランジスクを設ける
ことによって、上述した従来の設計の制約を解消するこ
とである。選択トランジスタは、ステージの出力ノード
を共通ノードに選択的に接続し、一方データ・トランジ
スタは電源をこの共通ノートに選択的に接続する。共通
ノードは、電流ソース・トランジスタの電流通路に接続
される。このような構成によって、電圧しきいトランジ
スタに対する必要性及び電圧しきい信号を転送するため
の導線を配線する必要がなくなる利点が得られる。従っ
て、電力消費量と速度の点でマルチプレクサの動作を改
善することが可能となる。
本発明の回路は、Ｈの選択信号を使用し、このＩ］の選
択信号は、これが加えられるステージを選択しないよう
に動作可能であり、一方マルチプレクザの１つのステー
ジを選択するためにＬの選択信号が使用され。Ｉ−の選
択信号が選択トランジスタに加えられるのと同時に、Ｈ
のデータ信号がデータ・Ｉ・ランジスク信号に加えられ
ると、選択トランジスタよりもデータ・トランジスタに
実質的により多くの電流が流れる。一方、もしＬの選択
信号が選択トランジスタに加えられ、Ｌのデータ信号が
データ・トランジスタに加えられると、データ・トラン
ジスタよりも選択トランジスタに対して実質的により多
くの電流が流れる。好適な実施例において、選択信号の
ＨのレベルとＬのレベルの間で振れる電圧は、データ信
号のＨのレベルとＬのレベルの間で振れる電圧から約５
０パーセントだけオフセットしている。
択信号は、これが加えられるステージを選択しないよう
に動作可能であり、一方マルチプレクザの１つのステー
ジを選択するためにＬの選択信号が使用され。Ｉ−の選
択信号が選択トランジスタに加えられるのと同時に、Ｈ
のデータ信号がデータ・Ｉ・ランジスク信号に加えられ
ると、選択トランジスタよりもデータ・トランジスタに
実質的により多くの電流が流れる。一方、もしＬの選択
信号が選択トランジスタに加えられ、Ｌのデータ信号が
データ・トランジスタに加えられると、データ・トラン
ジスタよりも選択トランジスタに対して実質的により多
くの電流が流れる。好適な実施例において、選択信号の
ＨのレベルとＬのレベルの間で振れる電圧は、データ信
号のＨのレベルとＬのレベルの間で振れる電圧から約５
０パーセントだけオフセットしている。
本発明は、特定のマルチプレクサのステージを選択する
ために、Ｌの選択信号を使用しているから、選択信号及
びデータ信号が到達するタイミングは、最早重要ではな
く、上述したデータの不具合が防止される。
ために、Ｌの選択信号を使用しているから、選択信号及
びデータ信号が到達するタイミングは、最早重要ではな
く、上述したデータの不具合が防止される。
（実施例）
本発明のその他の局面及びそれらの利点は、図面と関連
して下記の詳細な説明に開示されている。
して下記の詳細な説明に開示されている。
第１図は、従来技術によるマルチプレクサの概略電気図
である。マルチプレクサは一般的に８で示され、点線の
箱によって示される複数のステージ１０．１２及び１３
を有し、各ステージは別のビットをマルチプレックスす
る。各々のマルチプレクサのステージの構造は、残りの
ものと同しであり、従って第１マルチプレクサのステー
ジ１０の詳細な回路だけが示されている。
である。マルチプレクサは一般的に８で示され、点線の
箱によって示される複数のステージ１０．１２及び１３
を有し、各ステージは別のビットをマルチプレックスす
る。各々のマルチプレクサのステージの構造は、残りの
ものと同しであり、従って第１マルチプレクサのステー
ジ１０の詳細な回路だけが示されている。
ステージ１０は、選択トランジスタ１４及びデータ・ト
ランジスタ１６を有している。選択トランジスタ１４は
、出力ノード１８に接続されたコレクタを有している。
ランジスタ１６を有している。選択トランジスタ１４は
、出力ノード１８に接続されたコレクタを有している。
ノード１８は、抵抗２０を介して電源２２に接続されて
いる。選択トランジスタ１４のエミッタは、共通ノード
２４に接続されている。選択トランジスタ１４のベース
は、選択信号線２５に接続されている。
いる。選択トランジスタ１４のエミッタは、共通ノード
２４に接続されている。選択トランジスタ１４のベース
は、選択信号線２５に接続されている。
しきいトランジスタ２６は、トランジスタ１４及び２６
が差動対を形成するように接続されている。トランジス
タ２６のコレクタは、電源２８に接続され、一方このト
ランジスタのエミッタは共通ノード２４に接続されてい
る。トランジスタ２６のベースは、しきい電源２９に接
続されている。
が差動対を形成するように接続されている。トランジス
タ２６のコレクタは、電源２８に接続され、一方このト
ランジスタのエミッタは共通ノード２４に接続されてい
る。トランジスタ２６のベースは、しきい電源２９に接
続されている。
データ・トランジスタ１６のベースは、データ信号線３
０に接続されている。データ・トランジスタ１６のコレ
クタは、共通ノード２４に接続され、このトランジスタ
のエミッタは電流ソース・トランジスタ３２のコレクタ
に接続されている。
０に接続されている。データ・トランジスタ１６のコレ
クタは、共通ノード２４に接続され、このトランジスタ
のエミッタは電流ソース・トランジスタ３２のコレクタ
に接続されている。
電流ソース・トランジスタ３２のベースは、電流ソース
電源■。、に接続され、このトランジスタのエミッタは
電流ソース抵抗３６を介して、基準電圧３４に接続され
ている。
電源■。、に接続され、このトランジスタのエミッタは
電流ソース抵抗３６を介して、基準電圧３４に接続され
ている。
出力ノード１８は、出力トランジスタ３８のベースに接
続され、このトランジスタのコレクタは、電源４０に接
続され、エミッタは共通出力線４２に接続されている。
続され、このトランジスタのコレクタは、電源４０に接
続され、エミッタは共通出力線４２に接続されている。
マルチプレクサの各ステージは、トランジスタ４４及び
トランジスタ４６のような同一の出力トランジスタであ
り、このトランジスタのエミッタは共通して出力線４２
に接続されている。
トランジスタ４６のような同一の出力トランジスタであ
り、このトランジスタのエミッタは共通して出力線４２
に接続されている。
図から分るように、各マルチプレクサのステージは、動
作のために４個のトランジスタを必要とし、これらのト
ランジスタの各々は、これらのトランジスタを動作する
ための制御線を必要とする。
作のために４個のトランジスタを必要とし、これらのト
ランジスタの各々は、これらのトランジスタを動作する
ための制御線を必要とする。
これらのトランジスタ及び制御線の各々に対してレイア
ウト上の領域が必要であり、各トランジスタは電力を消
費する。更に、選択トランジスタ及びデータ・トランジ
スタを２つのレベルで直列に接続することによって、ノ
ード１８の状態が変化する場合、別の伝ばん遅延が発生
する。
ウト上の領域が必要であり、各トランジスタは電力を消
費する。更に、選択トランジスタ及びデータ・トランジ
スタを２つのレベルで直列に接続することによって、ノ
ード１８の状態が変化する場合、別の伝ばん遅延が発生
する。
従来技術によるマルチプレクサの構造の特定のステージ
は、選択線２５の１つにおけるＨの信号によって選択さ
れる。選択線２５及びデータ線３０がいずれもＨの場合
、出力ノード１８は、電流ソース・トランジスタ３２の
電流通路に接続され、従ってＬの状態である。もしデー
タ線３０がＬであれば、出力ノード１８はＨである。も
し、線２５のＨの選択信号が線３０のデータ信号の前に
到達すれば、この構造によってデータの不具合の機会が
与えられる。この場合、出力線４２はこれがＬの状態を
観察する前にＨの状態を「観察」し、これによって読み
出されるデータに不具合が発生する。
は、選択線２５の１つにおけるＨの信号によって選択さ
れる。選択線２５及びデータ線３０がいずれもＨの場合
、出力ノード１８は、電流ソース・トランジスタ３２の
電流通路に接続され、従ってＬの状態である。もしデー
タ線３０がＬであれば、出力ノード１８はＨである。も
し、線２５のＨの選択信号が線３０のデータ信号の前に
到達すれば、この構造によってデータの不具合の機会が
与えられる。この場合、出力線４２はこれがＬの状態を
観察する前にＨの状態を「観察」し、これによって読み
出されるデータに不具合が発生する。
さて、第２図を参照して、本発明によるシングル・レベ
ルのマルチプレクサが一般的に７０で示されている。マ
ルチプレクサ７０は、点線の箱によって示される複数の
ステージ７１７８によって構成され、各ステージはデー
タの各ビットをデコードする。２つのステージ７２及び
７４のみが詳細に示されているが、マルチプレクサ７０
は選択されたいずれの数のステージを有することも可能
であることが理解されるべきである。
ルのマルチプレクサが一般的に７０で示されている。マ
ルチプレクサ７０は、点線の箱によって示される複数の
ステージ７１７８によって構成され、各ステージはデー
タの各ビットをデコードする。２つのステージ７２及び
７４のみが詳細に示されているが、マルチプレクサ７０
は選択されたいずれの数のステージを有することも可能
であることが理解されるべきである。
各ステージ７２−７８を構成する回路は、同一であり、
従って１つのステージ７２の説明が残りのステージに対
しても十分なものとなる。ステージ７２において、選択
線８０及びデータ線８２ば入力として設けられている。
従って１つのステージ７２の説明が残りのステージに対
しても十分なものとなる。ステージ７２において、選択
線８０及びデータ線８２ば入力として設けられている。
選択トランジスタ８４は、出力ノード８６に接続された
コレクタ、選択線８０に接続されたベース及び共通ノー
ド８８に接続されたエミッタを有している。データ・ト
ランジスタ９０は、電源９２に接続されたコレクタ・デ
ータ線８２に接続されたベース、及び共通ノード８８に
接続されたエミッタを有している。
コレクタ、選択線８０に接続されたベース及び共通ノー
ド８８に接続されたエミッタを有している。データ・ト
ランジスタ９０は、電源９２に接続されたコレクタ・デ
ータ線８２に接続されたベース、及び共通ノード８８に
接続されたエミッタを有している。
電流ソース・トランジスタ９４は、ノード８８に接続さ
れたコレクタ、電流ソース線９６に接続されたベース、
及び電流ソース抵抗９８を介して電源ＶＥＥ１００に接
続されたエミッタを有している。
れたコレクタ、電流ソース線９６に接続されたベース、
及び電流ソース抵抗９８を介して電源ＶＥＥ１００に接
続されたエミッタを有している。
出力８６は、抵抗１０２を介して電源ＶＣＣに接続され
ている。
ている。
出力ノード８６は、更に出力トランジスタ１０４のベー
スに接続されている。出力トランジスタ１０４のコレク
タは、電源１０６に接続され、エミッタは共通出力線１
０８に接続されている。残りのステージの出力トランジ
スタのエミッタは、同様に出力線１０８に接続されてい
る。
スに接続されている。出力トランジスタ１０４のコレク
タは、電源１０６に接続され、エミッタは共通出力線１
０８に接続されている。残りのステージの出力トランジ
スタのエミッタは、同様に出力線１０８に接続されてい
る。
選択トランジスタ８４及びデータ・トランジスタ９０は
、シングル・レベルで差動対として接続されているから
、ノード８６が変化する場合に経験される伝ばん遅延の
インクリメントが取除かれる。
、シングル・レベルで差動対として接続されているから
、ノード８６が変化する場合に経験される伝ばん遅延の
インクリメントが取除かれる。
第２図に示すシングル・レベル・マルチプレクサ７０の
動作は、第２図及び第３図の両方を参照することによっ
て最もよく理解することができる。
動作は、第２図及び第３図の両方を参照することによっ
て最もよく理解することができる。
第３図は、ステージ７２のようなある特定の与ルチプレ
クザのステージに加えられた選択信号とデータ信号の電
圧レベルを示すグラフである。選択線８０（第２図）に
表れる電圧は、第１の選択電圧レベルＶ、（第３図）と
第２のＬの選択電圧レベルＶ２の間で変化する。データ
線８２ （第２図）に表れる信号は、■］のデータ電圧
レベルＶ３とＬのデータ電圧レベル■４の間で振れる。
クザのステージに加えられた選択信号とデータ信号の電
圧レベルを示すグラフである。選択線８０（第２図）に
表れる電圧は、第１の選択電圧レベルＶ、（第３図）と
第２のＬの選択電圧レベルＶ２の間で変化する。データ
線８２ （第２図）に表れる信号は、■］のデータ電圧
レベルＶ３とＬのデータ電圧レベル■４の間で振れる。
■、とＶ２の間の電圧の振れは、下記の独創的な差動変
圧器の効果を得るために、電圧■３とＶ４の間の電圧の
振れから、約５０パーセントだけオフセットしているこ
とが望ましい。
圧器の効果を得るために、電圧■３とＶ４の間の電圧の
振れから、約５０パーセントだけオフセットしているこ
とが望ましい。
第２図を参照して、Ｈの選択電圧Ｖ１が選択線８０に存
在し、Ｈのデータ電圧Ｖ３がデータ線８２に存在してい
ると仮定する。一定量の電流が、電流ソース・トランジ
スタ９４によって許可されるように、ノード８８を介し
て流れ、線８０及び８２の相対電圧によるトランジスタ
８４及び９０の電流通路によってそれぞれこの電流に対
して行われる貢献度が決定される。電圧Ｖ１及び■３が
、これらの電圧が選択線８０及びデータ線８２にそれぞ
れ加えられた場合、トランジスタ９０よりもトランジス
タ８４にはるかに多くの電流が流れるように選択される
。これらの電圧は、トランジスタ８４及び９０の電流通
路を通って流れる電流の比率が少なくとも３２：１であ
るように選択されることが望ましい。図示の実施例では
、このような電流の比率は、電圧レベル■１が約１００
ミリボルトの電圧差Ｖｌ＋によって電圧レベル■、から
分離されている場合に得られる。
在し、Ｈのデータ電圧Ｖ３がデータ線８２に存在してい
ると仮定する。一定量の電流が、電流ソース・トランジ
スタ９４によって許可されるように、ノード８８を介し
て流れ、線８０及び８２の相対電圧によるトランジスタ
８４及び９０の電流通路によってそれぞれこの電流に対
して行われる貢献度が決定される。電圧Ｖ１及び■３が
、これらの電圧が選択線８０及びデータ線８２にそれぞ
れ加えられた場合、トランジスタ９０よりもトランジス
タ８４にはるかに多くの電流が流れるように選択される
。これらの電圧は、トランジスタ８４及び９０の電流通
路を通って流れる電流の比率が少なくとも３２：１であ
るように選択されることが望ましい。図示の実施例では
、このような電流の比率は、電圧レベル■１が約１００
ミリボルトの電圧差Ｖｌ＋によって電圧レベル■、から
分離されている場合に得られる。
選択線電圧８０がＨの選択レベル■１である場合、マル
チプレクサ・ステージ７２は効果的に選択されない。こ
のことは更に第４図によって示されるが、これば全ての
特定のステージに対する入力Ｓ及びＤの関数としての出
力ｆの真理値表である。選択線ＳがＨ即ち（１）である
場合、出力ｆは、データ線８２に存在する信号に関係な
く０である。
チプレクサ・ステージ７２は効果的に選択されない。こ
のことは更に第４図によって示されるが、これば全ての
特定のステージに対する入力Ｓ及びＤの関数としての出
力ｆの真理値表である。選択線ＳがＨ即ち（１）である
場合、出力ｆは、データ線８２に存在する信号に関係な
く０である。
これは、ノード８６ （第２図）がトランジスタ８４の
導通電流通路によってＬに引下げられるからである。
導通電流通路によってＬに引下げられるからである。
選択線８０のＬの値によって、マルチプレクサ・ステー
ジ７２は下記の通りに選択される。選択線８０がＬの場
合、Ｈのデータ電圧Ｖ３とＬのデータ電圧Ｖ４の少なく
とも暑中間に予め選択されるのは電圧レベルＶ２の場合
である。電圧差Ｖ３□及び電圧差Ｖ２４は、図示の実施
例では各々約１００ミリボルトである。Ｈのデータ電圧
Ｖ３がデータ線８２に加えられＬの選択電圧■２が選択
線８０に加えられる場合、選択トランジスタ８４よりも
データ・トランジスタ９０にはるかに多くの電流が流れ
る。これらの２つの電圧が図示の実施例で１００ミリボ
ルト離れている場合、電流の流れの比率は約３２：１で
ある。ノード８６は従って■］の充電された状態である
。これによって、線ｆ。
ジ７２は下記の通りに選択される。選択線８０がＬの場
合、Ｈのデータ電圧Ｖ３とＬのデータ電圧Ｖ４の少なく
とも暑中間に予め選択されるのは電圧レベルＶ２の場合
である。電圧差Ｖ３□及び電圧差Ｖ２４は、図示の実施
例では各々約１００ミリボルトである。Ｈのデータ電圧
Ｖ３がデータ線８２に加えられＬの選択電圧■２が選択
線８０に加えられる場合、選択トランジスタ８４よりも
データ・トランジスタ９０にはるかに多くの電流が流れ
る。これらの２つの電圧が図示の実施例で１００ミリボ
ルト離れている場合、電流の流れの比率は約３２：１で
ある。ノード８６は従って■］の充電された状態である
。これによって、線ｆ。
のＨの信号が出力トランジスタ１０４をオンする。
従って、Ｈの信号が共通出力線１０８に現れる。
一方、Ｌのデータ電圧■４がデータ線８２に現れ、Ｌの
選択電圧Ｖ２が選択線８０に現れる場合、データ・トラ
ンジスタ９０よりも選択トランジスタ８４を通ってはる
かに多くの電流が流れる。再び、電圧の差は、電流の流
れの比率が少なくとも３２：１であるように選択される
。従って、ノード８６は相対的にＬであり、出力トラン
ジスタ１０４をオフする。従って、Ｈの信号はこのステ
ージから出力線１０８に現れない。
選択電圧Ｖ２が選択線８０に現れる場合、データ・トラ
ンジスタ９０よりも選択トランジスタ８４を通ってはる
かに多くの電流が流れる。再び、電圧の差は、電流の流
れの比率が少なくとも３２：１であるように選択される
。従って、ノード８６は相対的にＬであり、出力トラン
ジスタ１０４をオフする。従って、Ｈの信号はこのステ
ージから出力線１０８に現れない。
本発明は、選択信号を加えることとデータ信号を加える
ことの間の同期性の欠如によって生ずるデータの不具合
を回避する。Ｈの信号が選択線８０に加えられた場合、
ステージは選択されず従って、いついずれかのデータ信
号がデータ線８２に加えられたかは問題ではない。従っ
て、誤ったデータが出力線１０８に現れない。本発明は
、更に１つのステージに必要なトランジスタがより少な
いためにレイアウト上のスペースを節約する。
ことの間の同期性の欠如によって生ずるデータの不具合
を回避する。Ｈの信号が選択線８０に加えられた場合、
ステージは選択されず従って、いついずれかのデータ信
号がデータ線８２に加えられたかは問題ではない。従っ
て、誤ったデータが出力線１０８に現れない。本発明は
、更に１つのステージに必要なトランジスタがより少な
いためにレイアウト上のスペースを節約する。
第１図のしきいｌ・ランジスタ２６は、第２図の選択ト
ランジスタ８４と取替えられ別個のレベルの選択！・ラ
ンジスタ１６（第１図）は取除かれている。更にスペー
スは、第１図の線５２のようなしきい電圧供給線を取除
くことが可能であることによって更に節約される。また
、ステージ当たりのトランジスタの数がより少ないため
、電力消費及び速度の改善が可能である。
ランジスタ８４と取替えられ別個のレベルの選択！・ラ
ンジスタ１６（第１図）は取除かれている。更にスペー
スは、第１図の線５２のようなしきい電圧供給線を取除
くことが可能であることによって更に節約される。また
、ステージ当たりのトランジスタの数がより少ないため
、電力消費及び速度の改善が可能である。
本発明は、バイポーラ技術を使用して説明してきたが、
これは電界効果トランジスタ（ＦＥＴ）技術またはその
種々の変形に適用することが可能である。必要なことは
、トランジスタ８４及び９０と等価である電界効果トラ
ンジスタが飽和モ一ドで動作することである。
これは電界効果トランジスタ（ＦＥＴ）技術またはその
種々の変形に適用することが可能である。必要なことは
、トランジスタ８４及び９０と等価である電界効果トラ
ンジスタが飽和モ一ドで動作することである。
好適な実施例及びその利点が上述の詳細な説明で説明さ
れてきたが、本発明は、これに限定されるものではなく
、添附の特許請求の範囲及びその精神によってのみ限定
される。
れてきたが、本発明は、これに限定されるものではなく
、添附の特許請求の範囲及びその精神によってのみ限定
される。
以上の記載に関連して、以下の各項を開示する。
（１）複数のステージを有するシングル・レベル・マル
チプレクサに於いて、各ステージは、電流通路及び上記
の電流通路のコンダクタンスを制御する制御エレメント
を有する選択トランジスタであって、上記の電流通路の
１つの端部は出力ノードに接続され、上記の電流通路の
第２の端部は電流ソースに接続され、上記の制御エレメ
ントは選択信号ソースに接続される選択トランジスタ、
及び 基準電圧を上記の電流ソースに選択的に接続する電流通
路を有するデータ・トランジスタであって、上記のデー
タ・トランジスタの制御エレメントは、上記のデータ・
トランジスタの電流通路のコンダクタンスを制御するた
め、データ ジスタによって構成され、上記のステージの上記の出力
ノードは共通して上記のマルチプレクサの出力に接続さ
れていることを特徴とするマルチプレクサ。
チプレクサに於いて、各ステージは、電流通路及び上記
の電流通路のコンダクタンスを制御する制御エレメント
を有する選択トランジスタであって、上記の電流通路の
１つの端部は出力ノードに接続され、上記の電流通路の
第２の端部は電流ソースに接続され、上記の制御エレメ
ントは選択信号ソースに接続される選択トランジスタ、
及び 基準電圧を上記の電流ソースに選択的に接続する電流通
路を有するデータ・トランジスタであって、上記のデー
タ・トランジスタの制御エレメントは、上記のデータ・
トランジスタの電流通路のコンダクタンスを制御するた
め、データ ジスタによって構成され、上記のステージの上記の出力
ノードは共通して上記のマルチプレクサの出力に接続さ
れていることを特徴とするマルチプレクサ。
（２）上記の選択トランジスタ及び上記のデータ・トラ
ンジスタは、バイポーラ・トランジスタによって構成さ
れることを特徴とする前記環１記載のマルチプレクサ。
ンジスタは、バイポーラ・トランジスタによって構成さ
れることを特徴とする前記環１記載のマルチプレクサ。
（３）上記の選択トランジスタ及び上記のデータ・トラ
ンジスタは、飽和領域で動作する電界効果トランジスタ
であることを特徴とする前記環１記載のマルチプレクサ
。
ンジスタは、飽和領域で動作する電界効果トランジスタ
であることを特徴とする前記環１記載のマルチプレクサ
。
（４）各ステージは、電源を上記のマルチプレクサの上
記の出力に選択的に接続するため、上記の出力ノードに
接続された制御エレメントを有する出力トランジスタと
上記の制御エレメントによて制御される電流通路によっ
て更に構成されることを特徴とする前記環１記載のマル
チプレクサ。
記の出力に選択的に接続するため、上記の出力ノードに
接続された制御エレメントを有する出力トランジスタと
上記の制御エレメントによて制御される電流通路によっ
て更に構成されることを特徴とする前記環１記載のマル
チプレクサ。
（５）上記の各選択信号ソースは、第１のＨの電圧と第
２のしの電圧との間で切り替わるように動作可能であり
、上記の各データ信号ソースは第３のＨの電圧と第４の
しの電圧との間で切り替わるように動作可能であり、 上記の第１のＨの電圧と上記の第３のＨの電圧との差は
、上記の第１電圧が上記の選択トランジスタの制御エレ
メントに加えられ、上記の第３電圧が上記のデータ・ト
ランジスタの制御エレメントに加えられた場合、上記の
データ・トランジスタの電流通路よりも上記の選択トラ
ンジスタの電流通路を通って実質的により多くの電流が
流れるように、予め選択されることを特徴とする前記項
ｌ記戦のマルチプレクサ。
２のしの電圧との間で切り替わるように動作可能であり
、上記の各データ信号ソースは第３のＨの電圧と第４の
しの電圧との間で切り替わるように動作可能であり、 上記の第１のＨの電圧と上記の第３のＨの電圧との差は
、上記の第１電圧が上記の選択トランジスタの制御エレ
メントに加えられ、上記の第３電圧が上記のデータ・ト
ランジスタの制御エレメントに加えられた場合、上記の
データ・トランジスタの電流通路よりも上記の選択トラ
ンジスタの電流通路を通って実質的により多くの電流が
流れるように、予め選択されることを特徴とする前記項
ｌ記戦のマルチプレクサ。
（６）上記の第１電圧と上記の第２電圧との間で振れる
電圧は、上記の第３電圧と上記の第４電圧との間で振れ
る電圧から約５０パーセントだけオフセットしているこ
とを特徴とする前記環５記載のマルチプレクサ。
電圧は、上記の第３電圧と上記の第４電圧との間で振れ
る電圧から約５０パーセントだけオフセットしているこ
とを特徴とする前記環５記載のマルチプレクサ。
（７）上記の第１電圧と上記の第２電圧との差は、約１
００ミリボルトであることを特徴とする前記環５記載の
マルチプレクサ。
００ミリボルトであることを特徴とする前記環５記載の
マルチプレクサ。
（８）上記の第２電圧と上記の第３電圧との差は、約１
００ミリボルトであることを特徴とする前記環５記載の
マルチプレクサ。
００ミリボルトであることを特徴とする前記環５記載の
マルチプレクサ。
（９）上記の第３電圧と上記の第４電圧との差は、約１
００ミリボルトであることを特徴とする前記環５記載の
マルチプレクサ。
００ミリボルトであることを特徴とする前記環５記載の
マルチプレクサ。
（１０）上記の第１電圧が上記の選択トランジスタの制
御エレメントに加えられ、上記の第３電圧が上記のデー
タ制御エレメントに加えられる場合、上記のデータ・ト
ランジスタの電流通路を通って流れる電流に対する上記
の選択トランジスタの電流通路を通って流れる電流の比
率は、少なくとも３２：１であることを特徴とする前記
環５記載のマルチプレクサ。
御エレメントに加えられ、上記の第３電圧が上記のデー
タ制御エレメントに加えられる場合、上記のデータ・ト
ランジスタの電流通路を通って流れる電流に対する上記
の選択トランジスタの電流通路を通って流れる電流の比
率は、少なくとも３２：１であることを特徴とする前記
環５記載のマルチプレクサ。
（１））上記の第３電圧と上記の第２電圧との間の差は
、上記の第３電圧が上記のデータ・トランジスタの上記
の制御エレメントに加えられ、上記の第２電圧が上記の
選択トランジスタの上記の制御エレメントに加えられた
場合、上記の選択トランジスタの電流通路よりも上記の
データ・トランジスタの電流通路を通って実質的により
多くの電流が流れるように、選択されることを特徴とす
る前記環５記載のマルチプレクサ。
、上記の第３電圧が上記のデータ・トランジスタの上記
の制御エレメントに加えられ、上記の第２電圧が上記の
選択トランジスタの上記の制御エレメントに加えられた
場合、上記の選択トランジスタの電流通路よりも上記の
データ・トランジスタの電流通路を通って実質的により
多くの電流が流れるように、選択されることを特徴とす
る前記環５記載のマルチプレクサ。
（１２）マルチプレクサのステージに於いて、上記のマ
ルチプレクサのステージは、 共通して電流ソースのノードに接続される電流通路を有
する選択トランジスタ及びデータ・トランジスタによっ
て構成され、 上記の選択トランジスタの上記の電流通路は、上記の電
流ソースのノードを出力ノードに選択的に接続し、電源
は上記の出力ノードに接続され、上記のデータ・トラン
ジスタの上記の電流通路は上記の電流ソースのノードを
電源に選択的に接続し、 上記の選択トランジスタの制御エレメントは、上記の選
択トランジスタの上記の電流通路のコンダクタンスをＭ
Ｌ’Ｓするため、選択信号ソースに接続され、そして 上記のデータ・トランジスタの制御エレメントは、上記
のデータ・トランジスタの上記の電流通路のコンダクタ
ンスを制御するため、データ信号ソースに接続されるこ
とを特徴とするマルチプレクサのステージ。
ルチプレクサのステージは、 共通して電流ソースのノードに接続される電流通路を有
する選択トランジスタ及びデータ・トランジスタによっ
て構成され、 上記の選択トランジスタの上記の電流通路は、上記の電
流ソースのノードを出力ノードに選択的に接続し、電源
は上記の出力ノードに接続され、上記のデータ・トラン
ジスタの上記の電流通路は上記の電流ソースのノードを
電源に選択的に接続し、 上記の選択トランジスタの制御エレメントは、上記の選
択トランジスタの上記の電流通路のコンダクタンスをＭ
Ｌ’Ｓするため、選択信号ソースに接続され、そして 上記のデータ・トランジスタの制御エレメントは、上記
のデータ・トランジスタの上記の電流通路のコンダクタ
ンスを制御するため、データ信号ソースに接続されるこ
とを特徴とするマルチプレクサのステージ。
（１３） １つの出力信号を発生するため、各データ信
号に対して１つのステージを有する複数のステージを有
するマルチプレクサを使用して複数のデータ信号をマル
チプレクサする方法であって、各ステージは選択トラン
ジスタとデータ・トランジスタを有し、これらのトラン
ジスタの電流通路は一端で共通して単一の電流ソースに
接続され、選択トランジスタの電流通路の他端は出力ノ
ードに接続されている方法において、上記の方法は、 Ｌの選択信号を１つのステージの選択トランジスタの制
御エレメントに転送することによって、１つのステージ
を選択するステ・７ブ、及びＨのデータ信号またはＬの
データ信号のいずれかを選択されたステージのデータ・
トランジスタの制御エレメントに転送するステップによ
って構成され、 もしＨのデータ信号が転送されたなら、選択されたステ
ージの選択１−ランジスタの電流通路よりも選択された
ステージのデータ・トランジスタの電流通路を通って実
質的により多くの電流を伝導し、その結果、出力ノード
に１４の信号を出力し、 もしＬのデータ信号が転送されたなら、選択されたステ
ージのデータ・トランジスタの電流通路よりも選択され
たステージの選択トランジスタの電流通路を通って実質
的により多くの電流を伝導し、その結果、Ｌの信号が出
力ノードに現れることを特徴とする方法。
号に対して１つのステージを有する複数のステージを有
するマルチプレクサを使用して複数のデータ信号をマル
チプレクサする方法であって、各ステージは選択トラン
ジスタとデータ・トランジスタを有し、これらのトラン
ジスタの電流通路は一端で共通して単一の電流ソースに
接続され、選択トランジスタの電流通路の他端は出力ノ
ードに接続されている方法において、上記の方法は、 Ｌの選択信号を１つのステージの選択トランジスタの制
御エレメントに転送することによって、１つのステージ
を選択するステ・７ブ、及びＨのデータ信号またはＬの
データ信号のいずれかを選択されたステージのデータ・
トランジスタの制御エレメントに転送するステップによ
って構成され、 もしＨのデータ信号が転送されたなら、選択されたステ
ージの選択１−ランジスタの電流通路よりも選択された
ステージのデータ・トランジスタの電流通路を通って実
質的により多くの電流を伝導し、その結果、出力ノード
に１４の信号を出力し、 もしＬのデータ信号が転送されたなら、選択されたステ
ージのデータ・トランジスタの電流通路よりも選択され
たステージの選択トランジスタの電流通路を通って実質
的により多くの電流を伝導し、その結果、Ｌの信号が出
力ノードに現れることを特徴とする方法。
（１４）上記のステージの選択トランジスタの制御エレ
メントにＨの選択信号を転送することによってステージ
の１つ以外を全て選択しないステップ、及び Ｈの選択信号のレベルとＬの選択信号のレベルとの間に
あるＨのデータ信号のレベルを選択するステップを更に
有することを特徴とする前記類１３記載の方法。
メントにＨの選択信号を転送することによってステージ
の１つ以外を全て選択しないステップ、及び Ｈの選択信号のレベルとＬの選択信号のレベルとの間に
あるＨのデータ信号のレベルを選択するステップを更に
有することを特徴とする前記類１３記載の方法。
（１５）ｌ−ｒの選択信号のレベルとＬの選択信号のレ
ベルとの間の異中間にあるＨのデータ信号のレベルを予
め選択するステップを更に有することを特徴とする前記
項１４記載の方法。
ベルとの間の異中間にあるＨのデータ信号のレベルを予
め選択するステップを更に有することを特徴とする前記
項１４記載の方法。
（１６） Ｈのデータ信号レベルとＬのデータ信号レベ
ル及びＨの選択信号レベルとＬの選択信号レベルを選択
するステップによって更に構成され、その結果、■■の
データ信号レベルとＬのデータ信号レベルの間の振れは
、Ｈの選択信号レベルとＬの選択信号レベルの間の振れ
から約５０パーセントオフセントしていることを特徴と
する前記項１５記載の方法。
ル及びＨの選択信号レベルとＬの選択信号レベルを選択
するステップによって更に構成され、その結果、■■の
データ信号レベルとＬのデータ信号レベルの間の振れは
、Ｈの選択信号レベルとＬの選択信号レベルの間の振れ
から約５０パーセントオフセントしていることを特徴と
する前記項１５記載の方法。
（１７） Ｌの選択信号のレベルを選択するステップを
更に有し、その結果、これはＨのデータ信号のレベルと
Ｌのデータ信号のレベルの間にあることを特徴とする前
記類１３記載の方法。
更に有し、その結果、これはＨのデータ信号のレベルと
Ｌのデータ信号のレベルの間にあることを特徴とする前
記類１３記載の方法。
（１８） Ｈのデータ信号のレベル、Ｌのデータ信号の
レベル及びＬの選択信号のレベルを選択するステップに
よって更に構成され、その結果、Ｈのデータ信号が選択
されたステージのデータ・Ｉ・ランジスタに転送さる場
合、選択１〜ランジスタの電流通路を通って伝導される
電流の量に対するデータ・トランジスタの電流通路を通
って伝導される電流の比率が少なくとも３２：１であり
、Ｌのデータ信号が選択されたステージのデータ・トラ
ンジスタに転送さる場合、選択されたデータ・トランジ
スタの電流通路を通って流れる電流に対する選択トラン
ジスタの電流通路を通って流れる電流の比率が少なくと
も３２：１であることを特徴とする前記類１３記載の方
法。
レベル及びＬの選択信号のレベルを選択するステップに
よって更に構成され、その結果、Ｈのデータ信号が選択
されたステージのデータ・Ｉ・ランジスタに転送さる場
合、選択１〜ランジスタの電流通路を通って伝導される
電流の量に対するデータ・トランジスタの電流通路を通
って伝導される電流の比率が少なくとも３２：１であり
、Ｌのデータ信号が選択されたステージのデータ・トラ
ンジスタに転送さる場合、選択されたデータ・トランジ
スタの電流通路を通って流れる電流に対する選択トラン
ジスタの電流通路を通って流れる電流の比率が少なくと
も３２：１であることを特徴とする前記類１３記載の方
法。
（１９）シングル・レベル・マルチプレクサ（７０）は
各ビットに対して１つの複数のステージ（７２−７８）
を有し、各ステージにおいて、選択トランジスタ（８４
）は出力ノード（８６）を共通ノード（８８）に接続す
る電流通路、及び選択信号線（８０）に接続さ、れた制
御エレメントを有し、データ・Ｉ・ランジスタ（９０）
は電源（９２）を共通ノード（８８）に接続する電流通
路、及びデータ信号ソース（８２）に接続された制御エ
レメントを有し、共通ノード（８８）は電流ソース（９
４，９６，９８，１００）に接続され、各ステージの出
力ノード（８６）は他の状態の出力ノードと共にマルチ
プレクサの出力（１０８）に接続されている。
各ビットに対して１つの複数のステージ（７２−７８）
を有し、各ステージにおいて、選択トランジスタ（８４
）は出力ノード（８６）を共通ノード（８８）に接続す
る電流通路、及び選択信号線（８０）に接続さ、れた制
御エレメントを有し、データ・Ｉ・ランジスタ（９０）
は電源（９２）を共通ノード（８８）に接続する電流通
路、及びデータ信号ソース（８２）に接続された制御エ
レメントを有し、共通ノード（８８）は電流ソース（９
４，９６，９８，１００）に接続され、各ステージの出
力ノード（８６）は他の状態の出力ノードと共にマルチ
プレクサの出力（１０８）に接続されている。
第１図は、従来技術によるマルチプレクサの概略電気図
である。 第２図は、本発明によるマルチプレクサの概略電気図で
ある。 第３図は、本発明による特定のマルチプレクサのステー
ジに加えられる選択信号及びデータ信号のＨの電圧レベ
ル及びＬの電圧レベルを示す図である。 第４図は、本発明による選択されたマルチプレクサのス
テージの動作を示す真理値表を示す図である。 ７０・・・・・・シングル・レベル・マルチプレクサ、
７２−７８・・・・・・ステージ、８０・・・・・・選
択信号線、８４・・・・・・選択トランジスタ、８６・
・・・・・出力ノード、８８・・・・・・共通ノード、
９０・・・・・・データ・トランジスタ、９２・・・・
・・電源、９４，９６，９８．１００・・・・・・電流
ソース、１０８・・・・・・マルチプレクサの出力。
である。 第２図は、本発明によるマルチプレクサの概略電気図で
ある。 第３図は、本発明による特定のマルチプレクサのステー
ジに加えられる選択信号及びデータ信号のＨの電圧レベ
ル及びＬの電圧レベルを示す図である。 第４図は、本発明による選択されたマルチプレクサのス
テージの動作を示す真理値表を示す図である。 ７０・・・・・・シングル・レベル・マルチプレクサ、
７２−７８・・・・・・ステージ、８０・・・・・・選
択信号線、８４・・・・・・選択トランジスタ、８６・
・・・・・出力ノード、８８・・・・・・共通ノード、
９０・・・・・・データ・トランジスタ、９２・・・・
・・電源、９４，９６，９８．１００・・・・・・電流
ソース、１０８・・・・・・マルチプレクサの出力。
Claims (1)
- （１）複数のステージを有するシングル・レベル・マル
チプレクサに於いて、各ステージは、 電流通路及び上記の電流通路のコンダクタンスを制御す
る制御エレメントを有する選択トランジスタであって、
上記の電流通路の１つの端部は出力ノードに接続され、
上記の電流通路の第２の端部は電流ソースに接続され、
上記の制御エレメントは選択信号ソースに接続される選
択トランジスタ、及び 基準電圧を上記の電流ソースに選択的に接続する電流通
路を有するデータ・トランジスタであって、上記のデー
タ・トランジスタの制御エレメントは、上記のデータ・
トランジスタの電流通路のコンダクタンスを制御するた
め、データ信号ソースに接続されているデータ・トラン
ジスタによって構成され、上記のステージの上記の出力
ノードは共通して上記のマルチプレクサの出力に接続さ
れていることを特徴とするマルチプレクサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/171,617 US4932027A (en) | 1988-03-22 | 1988-03-22 | Single-level multiplexer |
| US171617 | 1988-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01309512A true JPH01309512A (ja) | 1989-12-13 |
| JP2693564B2 JP2693564B2 (ja) | 1997-12-24 |
Family
ID=22624477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070295A Expired - Lifetime JP2693564B2 (ja) | 1988-03-22 | 1989-03-22 | シングル・レベル・マルチプレクサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4932027A (ja) |
| EP (1) | EP0334545B1 (ja) |
| JP (1) | JP2693564B2 (ja) |
| DE (1) | DE68913568T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154918B2 (en) | 2001-10-19 | 2006-12-26 | Fujitsu Limited | Multiplexer circuit for converting parallel data into serial data at high speed and synchronized with a clock signal |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280478A (en) * | 1989-08-29 | 1994-01-18 | Digital Equipment Corporation | No-owner frame and multiple token removal mechanism for token ring networks |
| TW353535U (en) * | 1990-11-19 | 1999-02-21 | Hitachi Ltd | Memory circuit improved in electrical characteristics |
| JP2925767B2 (ja) * | 1991-02-26 | 1999-07-28 | ローム株式会社 | 信号ライン切り換え回路 |
| DE4107172C2 (de) * | 1991-03-06 | 1997-08-07 | Siemens Ag | Schaltungsanordnung zum Testen integrierter digitaler Schaltungen |
| CA2108725C (en) * | 1992-11-23 | 1999-05-04 | John J. Muramatsu | Expansible high speed digital multiplexer |
| US6218887B1 (en) * | 1996-09-13 | 2001-04-17 | Lockheed Martin Corporation | Method of and apparatus for multiplexing multiple input signals |
| US6137340A (en) * | 1998-08-11 | 2000-10-24 | Fairchild Semiconductor Corp | Low voltage, high speed multiplexer |
| US6208193B1 (en) * | 1999-01-15 | 2001-03-27 | Cypress Semiconductor Corp. | Multiplexer control scheme |
| US20130198867A1 (en) | 2011-12-09 | 2013-08-01 | Z124 | A Docking Station for Portable Devices Providing Authorized Power Transfer and Facility Access |
| US9507930B2 (en) | 2003-04-25 | 2016-11-29 | Z124 | Physical key secure peripheral interconnection |
| JP2009507425A (ja) * | 2005-09-02 | 2009-02-19 | サイプレス セミコンダクター コーポレイション | ジッタを低減させて信号を多重化する回路、システム、方法 |
| CN102375530A (zh) * | 2010-08-20 | 2012-03-14 | 鸿富锦精密工业（深圳）有限公司 | 具有输入信号切换功能的扩充座 |
| US9383770B2 (en) * | 2011-08-31 | 2016-07-05 | Z124 | Mobile device that docks with multiple types of docks |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3114844A (en) * | 1958-10-14 | 1963-12-17 | Gen Electric | Two transistor gate circuit |
| US3638131A (en) * | 1969-09-29 | 1972-01-25 | Nat Semiconductor Corp | Multiplexing circuit with stage isolation means |
| US3783307A (en) * | 1972-01-03 | 1974-01-01 | Trw Inc | Analog transmission gate |
| BE793546A (fr) * | 1972-01-18 | 1973-04-16 | Texas Instruments Inc | Commutateur de tension analogique |
| NL186789C (nl) * | 1979-02-16 | 1991-02-18 | Philips Nv | Schakelcircuit uitgevoerd met meerdere ingangskanalen en een uitgangskanaal. |
| NL7902633A (nl) * | 1979-04-04 | 1980-10-07 | Philips Nv | Elektronische schakelaar. |
| US4572967A (en) * | 1982-09-07 | 1986-02-25 | Tektronix, Inc. | Bipolar analog switch |
| US4686674A (en) * | 1985-12-12 | 1987-08-11 | Fairchild Semiconductor | Multiplexer with inhibit for ECL gate array |
| US4695749A (en) * | 1986-02-25 | 1987-09-22 | Fairchild Semiconductor Corporation | Emitter-coupled logic multiplexer |
-
1988
- 1988-03-22 US US07/171,617 patent/US4932027A/en not_active Expired - Lifetime
-
1989
- 1989-03-15 DE DE68913568T patent/DE68913568T2/de not_active Expired - Fee Related
- 1989-03-15 EP EP89302554A patent/EP0334545B1/en not_active Expired - Lifetime
- 1989-03-22 JP JP1070295A patent/JP2693564B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154918B2 (en) | 2001-10-19 | 2006-12-26 | Fujitsu Limited | Multiplexer circuit for converting parallel data into serial data at high speed and synchronized with a clock signal |
Also Published As
| Publication number | Publication date |
|---|---|
| US4932027A (en) | 1990-06-05 |
| JP2693564B2 (ja) | 1997-12-24 |
| DE68913568T2 (de) | 1994-07-14 |
| EP0334545A2 (en) | 1989-09-27 |
| EP0334545A3 (en) | 1990-05-16 |
| EP0334545B1 (en) | 1994-03-09 |
| DE68913568D1 (de) | 1994-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01309512A (ja) | シングル・レベル・マルチプレクサ | |
| EP0355724B1 (en) | Two-level ECL multiplexer without emitter dotting | |
| US4939393A (en) | ECL to TTL/CMOS translator using a single power supply | |
| JP4168127B2 (ja) | ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路 | |
| EP0111056A1 (en) | Cascoded bistable circuit for level sensitive scan design | |
| KR20000017209A (ko) | 저 전압, 고속 다중화기 | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| JP3041900B2 (ja) | スイッチングマトリクス用交点装置 | |
| JP2872074B2 (ja) | デジタル・アナログ変換装置 | |
| JPS59117343A (ja) | １ゲ−ト遅延を有する出力マルチプレクサ | |
| US5832305A (en) | Multiple stage analog bi-directional selector utilizing coupled pairs of bi-polar junction transistors connected to pull-up resistors | |
| JPH04252613A (ja) | 出力プルダウントランジスタ用ｔｔｌトライステート回路 | |
| JP3336105B2 (ja) | マルチプレクサ装置 | |
| EP0161514B1 (en) | Dual mode logic circuit | |
| JPS6387809A (ja) | 演算増幅器 | |
| JPH05172907A (ja) | 集積回路を試験するための回路装置 | |
| JPH04227314A (ja) | デジタル遅延回路 | |
| KR900002443B1 (ko) | 디지탈 전이 레지스터 | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| US5278465A (en) | Semiconductor integrated circuit device having ECL gate group circuits and gate voltage control circuits | |
| JP2912158B2 (ja) | 信号線切替回路 | |
| US5349554A (en) | Memory element with bipolar transistors in resettable latch | |
| US6014045A (en) | Minimal headroom, minimal area multi-terminal current steering circuits | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| US5396125A (en) | Current injection logic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |