JPH01310549A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01310549A JPH01310549A JP63142110A JP14211088A JPH01310549A JP H01310549 A JPH01310549 A JP H01310549A JP 63142110 A JP63142110 A JP 63142110A JP 14211088 A JP14211088 A JP 14211088A JP H01310549 A JPH01310549 A JP H01310549A
- Authority
- JP
- Japan
- Prior art keywords
- conductive lead
- semiconductor element
- conductive
- base film
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は可撓性フィルムとそれに固着した多数の導電リ
ードからなるフィルムキャリアと、多数の突起電極を有
する半導体素子とを熱圧着によって接続するいわゆるギ
ヤングボンディング方式の半導体装置に関するものであ
る。
ードからなるフィルムキャリアと、多数の突起電極を有
する半導体素子とを熱圧着によって接続するいわゆるギ
ヤングボンディング方式の半導体装置に関するものであ
る。
従来の技術
通常、半導体素子内の配線は信号ラインと電源ラインに
大別されるが、大電流を必要とする半導体素子の場合、
配線抵抗による電圧降下が問題となる。通常、半導体素
子内の配線はスパッタリングや真空蒸着で形成するため
、その配線を厚くすることは工業的に不可能であシ、従
ってその電圧降下を許容限度内に抑えるために半導体素
子内の電源ラインの配線幅を広くしたわ、多層配線を採
用するといった対策がとられているが、前者の対策は素
子面積の増大を招き、後者の対策は製造工程数を増加す
るばかりでなく配線構造が複雑になり歩留りを下げると
いう問題がある。そこで、大電流を必要とする半導体素
子において前記のコストアップを招く対策を取ることな
く、しかも電源ラインの電圧降下を小さくすることが可
能なギヤングボンディング方式の半導体装置が提案され
ている。このようなギヤングボンディング方式の半導体
装置の従来例を第２図（ａ）及び（ｂ）に示す。第２図
（ｂ）は第２図（ＩＬ）の人−人′断面図である。
大別されるが、大電流を必要とする半導体素子の場合、
配線抵抗による電圧降下が問題となる。通常、半導体素
子内の配線はスパッタリングや真空蒸着で形成するため
、その配線を厚くすることは工業的に不可能であシ、従
ってその電圧降下を許容限度内に抑えるために半導体素
子内の電源ラインの配線幅を広くしたわ、多層配線を採
用するといった対策がとられているが、前者の対策は素
子面積の増大を招き、後者の対策は製造工程数を増加す
るばかりでなく配線構造が複雑になり歩留りを下げると
いう問題がある。そこで、大電流を必要とする半導体素
子において前記のコストアップを招く対策を取ることな
く、しかも電源ラインの電圧降下を小さくすることが可
能なギヤングボンディング方式の半導体装置が提案され
ている。このようなギヤングボンディング方式の半導体
装置の従来例を第２図（ａ）及び（ｂ）に示す。第２図
（ｂ）は第２図（ＩＬ）の人−人′断面図である。
半導体素子１の周辺部に設けられた突起電極２にベース
フィルム４から伸延した導電リード３が接続される。ま
た、電源ライン用の突起電極６を半導体素子１の内側に
設け、ベースフィルム４の一部を半導体素子１の内部へ
両端から張り出した張シ出し部４ａにブリッジされた導
電リード５をこの突起電極６に接続する。この一連の接
続は第２図（ｔ）） 、 （０）に示すボンディングツ
ール７でもって突起電極２，６と導電リード３．６を同
時に熱圧着することで行う。なお第２図（Ｃ）はボンデ
ィングツールアの平面図である。ボンディングツール７
には、ベースフィルムの張り出し部４ａを逃げるため、
ザグリ部７１Ｌが設けである。尚、張シ出し部４ａが導
電リード５の支持台となり、半導体素子１のエッヂ部に
導電リード５が接触し電気的に短絡するのを防ぐ。
フィルム４から伸延した導電リード３が接続される。ま
た、電源ライン用の突起電極６を半導体素子１の内側に
設け、ベースフィルム４の一部を半導体素子１の内部へ
両端から張り出した張シ出し部４ａにブリッジされた導
電リード５をこの突起電極６に接続する。この一連の接
続は第２図（ｔ）） 、 （０）に示すボンディングツ
ール７でもって突起電極２，６と導電リード３．６を同
時に熱圧着することで行う。なお第２図（Ｃ）はボンデ
ィングツールアの平面図である。ボンディングツール７
には、ベースフィルムの張り出し部４ａを逃げるため、
ザグリ部７１Ｌが設けである。尚、張シ出し部４ａが導
電リード５の支持台となり、半導体素子１のエッヂ部に
導電リード５が接触し電気的に短絡するのを防ぐ。
発明が解決しようとする課題
この第２図の従来例によシ、電源ラインの取シ出しを半
導体素子１の内部で、かつ任意の複数の場所で行える。
導体素子１の内部で、かつ任意の複数の場所で行える。
これはムーＡ′方向に長い半導体素子でも導電リード５
をベースフィルム両端の張シ出し部４ａでささえるので
フィルムキャリア製造工程から熱圧着までの一連の工程
において導電リード６が曲がるおそれがなくなる。また
、導電リード６は通常１８μｍ、３５μｍと通常の半導
体素子内の配線厚１〜２μｍに比し十分な厚みの銅箔を
用いるため１．半導体素子１内部の電源ラインを大きく
する必要がなく、半導体素子の小型化、低コスト化に有
効である。
をベースフィルム両端の張シ出し部４ａでささえるので
フィルムキャリア製造工程から熱圧着までの一連の工程
において導電リード６が曲がるおそれがなくなる。また
、導電リード６は通常１８μｍ、３５μｍと通常の半導
体素子内の配線厚１〜２μｍに比し十分な厚みの銅箔を
用いるため１．半導体素子１内部の電源ラインを大きく
する必要がなく、半導体素子の小型化、低コスト化に有
効である。
しかし、通常、突起電極２，６の高さは数μｍ〜３０μ
ｍ程度であるのに対し、ベースフィルム４の厚みは６０
〜２００μｍ程度であるので、突起電極６に導電リード
６を熱圧着する際にボンディングツールアによってベー
スフィルム４の厚ミ分の段差による湾曲部８、導電リー
ド３・５が生じるが、導電リード６はベースフィルム４
の張シ出し部４ａに両端を接着されているので、この湾
曲部８による寸法変化によシ、導電リード５に引張応力
がかかりクラック及び断線が発生するといった問題があ
る。
ｍ程度であるのに対し、ベースフィルム４の厚みは６０
〜２００μｍ程度であるので、突起電極６に導電リード
６を熱圧着する際にボンディングツールアによってベー
スフィルム４の厚ミ分の段差による湾曲部８、導電リー
ド３・５が生じるが、導電リード６はベースフィルム４
の張シ出し部４ａに両端を接着されているので、この湾
曲部８による寸法変化によシ、導電リード５に引張応力
がかかりクラック及び断線が発生するといった問題があ
る。
また、導電リード５が複数個の突起電極６に一度に熱圧
着されるため、突起電極６及び導電り−ド５に導電リー
ド５自身の熱膨張による応力がかかり、導電リード６の
クラック及び断線や突起電極６の剥離を発生するといっ
た問題がある。
着されるため、突起電極６及び導電り−ド５に導電リー
ド５自身の熱膨張による応力がかかり、導電リード６の
クラック及び断線や突起電極６の剥離を発生するといっ
た問題がある。
課題を解決するだめの手段
前記問題点を解決する本発明の技術的な手段は、半導体
素子の周辺部に形成した突起電極に接続した第１の導電
リードと、前記半導体素子の内側に形成した突起電極に
接続した第２の導電リードとの少なくとも第２の導電リ
ードには緩衝部を形成するものである。
素子の周辺部に形成した突起電極に接続した第１の導電
リードと、前記半導体素子の内側に形成した突起電極に
接続した第２の導電リードとの少なくとも第２の導電リ
ードには緩衝部を形成するものである。
作用
この手段による作用は次のようになる。つまり熱圧着の
際にボンディングツールによって導電リードに生じる湾
曲部による寸法変化によシ生じる引張シ応力がこの緩衝
部によって弱められるようになる。この結果、導電リー
ドのクラック及び断線や突起電極の剥離の発生といった
問題を解決できる。
際にボンディングツールによって導電リードに生じる湾
曲部による寸法変化によシ生じる引張シ応力がこの緩衝
部によって弱められるようになる。この結果、導電リー
ドのクラック及び断線や突起電極の剥離の発生といった
問題を解決できる。
実施例
以下、本発明の一実施例を第１図（ａ） 、 （ｂ）及
び（Ｃ）で説明する。第１図（１））は第１図（ａ）の
人−人′断面図である。また、従来例と同一箇所には同
一番号を付しである。
び（Ｃ）で説明する。第１図（１））は第１図（ａ）の
人−人′断面図である。また、従来例と同一箇所には同
一番号を付しである。
半導体素子１の周辺部に設けられた突起電極２にベース
フィルム４から伸延した第１の導電り−ド３が接続され
る。また電源ライン用の第２の導電リード６はベースフ
ィルム４の一部が半導体素子１の内側へ両端から張シ出
した張シ出し部４１にブリッジされており、所定間隔で
リング状の緩衝部５ａ 、５ｂが形成されている。この
導電り−ド５は電源用の内側の突起電極６に接続される
。
フィルム４から伸延した第１の導電り−ド３が接続され
る。また電源ライン用の第２の導電リード６はベースフ
ィルム４の一部が半導体素子１の内側へ両端から張シ出
した張シ出し部４１にブリッジされており、所定間隔で
リング状の緩衝部５ａ 、５ｂが形成されている。この
導電り−ド５は電源用の内側の突起電極６に接続される
。
以上の突起電極２．６と導電リード３，６は第１図（ｂ
） 、 （Ｃ）に示すボンディングツールアによって同
時に熱圧着される。第１図（Ｃ）はボンディングツール
アの平面図である。ここで、ボンディングツールアは緩
衝部５ａを逃げるザグリ部アａを設けである。なお第１
、第２の導電リード３．５とベースフィルム４でフィ
ルムキャリアが構成されている。
） 、 （Ｃ）に示すボンディングツールアによって同
時に熱圧着される。第１図（Ｃ）はボンディングツール
アの平面図である。ここで、ボンディングツールアは緩
衝部５ａを逃げるザグリ部アａを設けである。なお第１
、第２の導電リード３．５とベースフィルム４でフィ
ルムキャリアが構成されている。
次に、この−実施の構成における作用を説明する。ボン
ディングツール７によって、突起電極６と第２の導電リ
ード６を熱圧着する際、導電り−ド５は両端がベースフ
ィルム４の張シ出し部４ａに接着されているため、ベー
スフィルム４の厚み分の段差による湾曲部８が生じる。
ディングツール７によって、突起電極６と第２の導電リ
ード６を熱圧着する際、導電り−ド５は両端がベースフ
ィルム４の張シ出し部４ａに接着されているため、ベー
スフィルム４の厚み分の段差による湾曲部８が生じる。
この湾曲部８によシ、寸法変化による引張シ応力が第２
の導電リード５に生じるが、この引張シ応力はリング状
の緩衝部５ａが伸びることによシ弱められ、また、突起
電極６間の導電リード６部（６ｃ）の熱膨張によシ生ず
る応力はリング状の緩衝部６ｂによシ弱められ、導電リ
ード５のクラック及び断線や突起電極６の剥離といった
不都合が生ずることがなくなる。
の導電リード５に生じるが、この引張シ応力はリング状
の緩衝部５ａが伸びることによシ弱められ、また、突起
電極６間の導電リード６部（６ｃ）の熱膨張によシ生ず
る応力はリング状の緩衝部６ｂによシ弱められ、導電リ
ード５のクラック及び断線や突起電極６の剥離といった
不都合が生ずることがなくなる。
尚、上記実施例では電源用配線である第２の導電リード
５に緩衝部５ＩＬ、５０を設けたものについて記述した
が、信号用配線である第１の導電リード３に緩衝部を設
けても良い。−！た、本実施例では第２の導電リード６
をベースフィルム４の両端に接着する例を述べたが、導
電リード５をベースフィルム４の両端のみならず、複数
ケ所あるいは一ケ所で接着する場合にも有効なのは明ら
かである。さらに、ベースフィルム４の張シ出し部４ａ
やボンディングツール７のザグリ部アａの有無にかかわ
らず適用可能なのも明らかである。
５に緩衝部５ＩＬ、５０を設けたものについて記述した
が、信号用配線である第１の導電リード３に緩衝部を設
けても良い。−！た、本実施例では第２の導電リード６
をベースフィルム４の両端に接着する例を述べたが、導
電リード５をベースフィルム４の両端のみならず、複数
ケ所あるいは一ケ所で接着する場合にも有効なのは明ら
かである。さらに、ベースフィルム４の張シ出し部４ａ
やボンディングツール７のザグリ部アａの有無にかかわ
らず適用可能なのも明らかである。
発明の効果
本発明は半導体素子の周辺部に形成した突起電極に接続
した第１の導電リードと、前記半導体素子の内側に形成
した突起電極に接続した前記第２の導電リードとの内、
少なくとも前記第２の導電リードに緩衝部を形成したも
のである。このため熱圧着の際にボンディングツールに
よって導電リードに生じる湾曲部による寸法変化により
生じる引張り応力を緩衝部によって同時に弱めることが
でき、この結果、導電リードのクラック及び断線や突起
電極の剥離の問題を解決することができる。
した第１の導電リードと、前記半導体素子の内側に形成
した突起電極に接続した前記第２の導電リードとの内、
少なくとも前記第２の導電リードに緩衝部を形成したも
のである。このため熱圧着の際にボンディングツールに
よって導電リードに生じる湾曲部による寸法変化により
生じる引張り応力を緩衝部によって同時に弱めることが
でき、この結果、導電リードのクラック及び断線や突起
電極の剥離の問題を解決することができる。
また次のような効果も奏する。
すなわち、導電リードと半導体素子内の任意の一ケ所あ
るいは複数ケ所の突起電極の接続が導電リードのクラッ
クや断線、突起電極の剥離といった問題を生じずにでき
るため、消費電流が犬なる半導体装置の場合においても
、半導体内にスパッタリングや真空蒸着で配線を形成す
るものに比較して、半導体素子の面積を大きくすること
なく配線による電圧降下を抑えることが可能であり、や
た、長尺の半導体素子において導電リードが長く必要な
場合でも、導電リードを複数ケ所でベースフィルムに接
着可能なためフィルムキャリア製造工程から熱圧着まで
の一連の工程において電源ライン用導電リードの曲がる
おそれがなくなる。
るいは複数ケ所の突起電極の接続が導電リードのクラッ
クや断線、突起電極の剥離といった問題を生じずにでき
るため、消費電流が犬なる半導体装置の場合においても
、半導体内にスパッタリングや真空蒸着で配線を形成す
るものに比較して、半導体素子の面積を大きくすること
なく配線による電圧降下を抑えることが可能であり、や
た、長尺の半導体素子において導電リードが長く必要な
場合でも、導電リードを複数ケ所でベースフィルムに接
着可能なためフィルムキャリア製造工程から熱圧着まで
の一連の工程において電源ライン用導電リードの曲がる
おそれがなくなる。
第１図（ＩＬ）は本発明の半導体装置の一実施例を示す
平面図、第１図（ｂ）は第１図（ＩＬ）のムー人′断面
図、第１図（Ｃ）は本発明の半導体装置に用いるボンデ
ィングツールの先端形状を示す底面図である。第２図（
ＩＬ）は従来の半導体素子内へ導電リードを伸延したギ
ヤングボンディング方式の半導体装置を示す平面図、第
２図（ｂ）は第２図（ａ）のムー人′断面図、第２図（
Ｃ）は従来の半導体素子に用いるボンディングツールの
先端形状を示す底面図である。 １・・・・半導体素子、２・・・・・・周辺部の突起電
極、３・・・・・第１Ｃ＋導電ＩＪ−ド、４・中・・ベ
ースフィルム、４ａ・・・・・ベースフィルムの張）出
し部、５・・・・第２の導電リード、ｓａ、ｓｂ・・・
・・・第２の導電リードの緩衝部、５ｃ・・・・突起電
極６間の第２の導電リード、６・・・・・内側の突起電
極、７・・・・・・ボンディングツール、７ａ・・・・
・・ボンディングツールのザグリ部、８・・・・・・第
２の導電リードの湾曲部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
平面図、第１図（ｂ）は第１図（ＩＬ）のムー人′断面
図、第１図（Ｃ）は本発明の半導体装置に用いるボンデ
ィングツールの先端形状を示す底面図である。第２図（
ＩＬ）は従来の半導体素子内へ導電リードを伸延したギ
ヤングボンディング方式の半導体装置を示す平面図、第
２図（ｂ）は第２図（ａ）のムー人′断面図、第２図（
Ｃ）は従来の半導体素子に用いるボンディングツールの
先端形状を示す底面図である。 １・・・・半導体素子、２・・・・・・周辺部の突起電
極、３・・・・・第１Ｃ＋導電ＩＪ−ド、４・中・・ベ
ースフィルム、４ａ・・・・・ベースフィルムの張）出
し部、５・・・・第２の導電リード、ｓａ、ｓｂ・・・
・・・第２の導電リードの緩衝部、５ｃ・・・・突起電
極６間の第２の導電リード、６・・・・・内側の突起電
極、７・・・・・・ボンディングツール、７ａ・・・・
・・ボンディングツールのザグリ部、８・・・・・・第
２の導電リードの湾曲部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 可撓性のベースフィルムに第１、第２の導電リードを
形成したフィルムキャリアと、突起電極を周辺部及び内
側に形成した半導体素子とを具備し、前記半導体素子の
周辺部に形成した前記突起電極に前記第１の導電リード
を接続し、前記半導体素子の内側に形成した前記突起電
極に前記第２の導電リードを接続するとともに前記第１
あるいは第２の導電リードの内少なくとも第２の導電リ
ードには緩衝部を形成した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142110A JPH01310549A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142110A JPH01310549A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310549A true JPH01310549A (ja) | 1989-12-14 |
Family
ID=15307653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63142110A Pending JPH01310549A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608389B1 (en) * | 1996-12-04 | 2003-08-19 | Seiko Epson Corporation | Semiconductor device with stress relieving layer comprising circuit board and electronic instrument |
-
1988
- 1988-06-09 JP JP63142110A patent/JPH01310549A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6608389B1 (en) * | 1996-12-04 | 2003-08-19 | Seiko Epson Corporation | Semiconductor device with stress relieving layer comprising circuit board and electronic instrument |
| US7183189B2 (en) | 1996-12-04 | 2007-02-27 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
| US7521796B2 (en) | 1996-12-04 | 2009-04-21 | Seiko Epson Corporation | Method of making the semiconductor device, circuit board, and electronic instrument |
| US8384213B2 (en) | 1996-12-04 | 2013-02-26 | Seiko Epson Corporation | Semiconductor device, circuit board, and electronic instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0503201B1 (en) | Semiconductor device having an interconnecting circuit board and method for manufacturing same | |
| US5994222A (en) | Method of making chip mountings and assemblies | |
| CN1103179C (zh) | 微电子连接元件以及包含该元件的组件 | |
| US5545920A (en) | Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity | |
| US5060052A (en) | TAB bonded semiconductor device having off-chip power and ground distribution | |
| JP2716012B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JP3393893B2 (ja) | 母線を折り曲げたリードフレームとその製作法 | |
| JP4656676B2 (ja) | スタガ配列されたボンド・パッドを有する半導体装置 | |
| US5675884A (en) | Apparatus for multilayer conductor chip packaging | |
| JPH01310549A (ja) | 半導体装置 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JP3614476B2 (ja) | フレキシブル配線部品 | |
| JPH04196555A (ja) | Ｔａｂパッケージ | |
| JPS601838A (ja) | 半導体装置 | |
| JPH04266056A (ja) | ダイナミックインピーダンス低減用素子を備えたモールドケース集積回路 | |
| US5034349A (en) | Method of making a connector assembly for a semiconductor device | |
| JPS601968A (ja) | 半導体装置 | |
| JPH0766932B2 (ja) | 集積回路用エッチング配線 | |
| US5925926A (en) | Semiconductor device including an inner lead reinforcing pattern | |
| JPH1187558A (ja) | 外部接続端子付半導体素子 | |
| JP3337781B2 (ja) | リードフレームおよびｔａｂテープ | |
| JP3180947B2 (ja) | 半導体装置用リードフレーム組立体 | |
| JPH06224369A (ja) | 半導体装置 |