JPH01310558A - 集積回路の配線構造 - Google Patents
集積回路の配線構造Info
- Publication number
- JPH01310558A JPH01310558A JP14039688A JP14039688A JPH01310558A JP H01310558 A JPH01310558 A JP H01310558A JP 14039688 A JP14039688 A JP 14039688A JP 14039688 A JP14039688 A JP 14039688A JP H01310558 A JPH01310558 A JP H01310558A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- length
- shorter
- additional
- empty channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に係わり、特にその配線構造の
改良に関する。
改良に関する。
例えばゲートアレイ、スタンダードセル等の半導体集積
回路では、内部回路の出力ネットを構成する配線の接続
作業が自動的に行われている。この場合、特定ネットを
優先的に配線することは可能であるが、従来では長さの
異なる複数の配線がそのままの形で接続配置されている
。
回路では、内部回路の出力ネットを構成する配線の接続
作業が自動的に行われている。この場合、特定ネットを
優先的に配線することは可能であるが、従来では長さの
異なる複数の配線がそのままの形で接続配置されている
。
ネット群を構成する配線長さに差がある従来の集積回路
では、例えば同期信号の分配系や信号バスのネット等、
スキニーの低減が必要な個所について、それが十分に図
れないという問題がある。
では、例えば同期信号の分配系や信号バスのネット等、
スキニーの低減が必要な個所について、それが十分に図
れないという問題がある。
本発明はこのような事情に鑑みてなされたもので、配線
負荷を均等化し、スキニー低減が十分に図れる集積回路
の配線構造を提供することを目的とする。
負荷を均等化し、スキニー低減が十分に図れる集積回路
の配線構造を提供することを目的とする。
前記の目的を達成するために、本発明は、内部回路が長
さの異なる複数の配線によって接続される半導体集積回
路において、短い方の配線に空チャンネルへの付加配線
を設け、この付加配線の長さを、短い方の配線と長い方
の配線との長さの差に設定し、これにより各配線の負荷
を均等化するようにしたものである。
さの異なる複数の配線によって接続される半導体集積回
路において、短い方の配線に空チャンネルへの付加配線
を設け、この付加配線の長さを、短い方の配線と長い方
の配線との長さの差に設定し、これにより各配線の負荷
を均等化するようにしたものである。
以下、本発明の一実施例を図面の簡単な説明する。
第1図はゲートアレイの配線構造を示す概念図である。
第1図に示すように、この実施例の回路では、人力バッ
ファlから内部セル列2の中継用ゲート3a、3bに配
線4を介して信号が人力される。
ファlから内部セル列2の中継用ゲート3a、3bに配
線4を介して信号が人力される。
人力された信号は、更に、中継用ゲー)3a、3bから
他の内部セル列5の最後段の回路6a16”、6C%
5dに、長さの異なる配線7a、7bを介して分配され
るようになっている。このものにおいて、短い方の配線
7aの途中に空チャンネルへの付加配線8を股、け、こ
の付加配線8の長さを、短い方の配線と長い方の配線7
bとの長さの差に設定している。
他の内部セル列5の最後段の回路6a16”、6C%
5dに、長さの異なる配線7a、7bを介して分配され
るようになっている。このものにおいて、短い方の配線
7aの途中に空チャンネルへの付加配線8を股、け、こ
の付加配線8の長さを、短い方の配線と長い方の配線7
bとの長さの差に設定している。
このような配置配線を自動的に行うには、基本的な配置
配線後に各ネットの配線長を計算する手段と、指定した
ネット群の最長の値を算出する手段と、その群に含まれ
るネットに隣接する空チャンネルを捜索する手段と、空
チャンネルに余分な配線を付加する手段とを備えた配線
装置を用いればよい。
配線後に各ネットの配線長を計算する手段と、指定した
ネット群の最長の値を算出する手段と、その群に含まれ
るネットに隣接する空チャンネルを捜索する手段と、空
チャンネルに余分な配線を付加する手段とを備えた配線
装置を用いればよい。
このような実施例によると、信号分配用の各配線7a、
7bの長さを測定し、その差に相当する長さの付加配線
8を短い方の配線7aに設けることにより、各配線7a
、7bの負荷の均等化が図れる。すなわち、最後段の回
路6a、6b、6C16dに至る信号の遅延時間を等し
くするためには、途中に設けられる中継用ゲー)3a、
3bの遅延時間を合わせなければならない。遅延を集中
定数として考えた場合、中継用ゲー)3a、3bの遅延
は、負荷となる最終段の回路6a、6b、6C16dお
よび配線7a、7bの総長によって決まる。
7bの長さを測定し、その差に相当する長さの付加配線
8を短い方の配線7aに設けることにより、各配線7a
、7bの負荷の均等化が図れる。すなわち、最後段の回
路6a、6b、6C16dに至る信号の遅延時間を等し
くするためには、途中に設けられる中継用ゲー)3a、
3bの遅延時間を合わせなければならない。遅延を集中
定数として考えた場合、中継用ゲー)3a、3bの遅延
は、負荷となる最終段の回路6a、6b、6C16dお
よび配線7a、7bの総長によって決まる。
そこで、中継用ゲー)3a、3bの出力部に接続される
短い方の配線6aに対して長い方の配線6bとの差に相
当する長さの付加配線8を空チャンネルに設け、これに
より中継用ゲー)3a、3bの負荷の均等化を実現する
ものである。
短い方の配線6aに対して長い方の配線6bとの差に相
当する長さの付加配線8を空チャンネルに設け、これに
より中継用ゲー)3a、3bの負荷の均等化を実現する
ものである。
なお、前記実施例では2本の配線7a、7bの長さが異
なる場合について適用したが、3本以上の場合にも適用
できることはもちろんである。
なる場合について適用したが、3本以上の場合にも適用
できることはもちろんである。
以上のように、本発明によれば、指定したネット群の配
線に付加配線を設けることにより、各負荷配線長を相等
しくすることができ、クロック分配系等についてスキュ
ーの低減が図れるという優れた効果が奏される。
線に付加配線を設けることにより、各負荷配線長を相等
しくすることができ、クロック分配系等についてスキュ
ーの低減が図れるという優れた効果が奏される。
第1図は本発明に係わる集積回路の配線構造の一実施例
を示す概念図である。 3a、3b、6a〜6d・・・・・・内部回路(中継用
ゲート、最終段の回路)、 7a、7b・・・・・・長さの異なる配線、8・・・・
・・付加配線。
を示す概念図である。 3a、3b、6a〜6d・・・・・・内部回路(中継用
ゲート、最終段の回路)、 7a、7b・・・・・・長さの異なる配線、8・・・・
・・付加配線。
Claims (1)
- 内部回路が長さの異なる複数の配線によって接続され
る半導体集積回路において、前記短い方の配線に空チャ
ンネルへの付加配線を設け、この付加配線の長さを、前
記短い方の配線と長い方の配線との長さの差に設定した
ことを特徴とする集積回路の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14039688A JPH01310558A (ja) | 1988-06-09 | 1988-06-09 | 集積回路の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14039688A JPH01310558A (ja) | 1988-06-09 | 1988-06-09 | 集積回路の配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310558A true JPH01310558A (ja) | 1989-12-14 |
Family
ID=15267819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14039688A Pending JPH01310558A (ja) | 1988-06-09 | 1988-06-09 | 集積回路の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310558A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110561A (ja) * | 1989-09-25 | 1991-05-10 | Fuji Photo Film Co Ltd | 画像記録装置 |
| JPH0922989A (ja) * | 1995-04-27 | 1997-01-21 | Samsung Electron Co Ltd | 半導体メモリ装置とその伝送ライン形成方法 |
-
1988
- 1988-06-09 JP JP14039688A patent/JPH01310558A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110561A (ja) * | 1989-09-25 | 1991-05-10 | Fuji Photo Film Co Ltd | 画像記録装置 |
| JPH0922989A (ja) * | 1995-04-27 | 1997-01-21 | Samsung Electron Co Ltd | 半導体メモリ装置とその伝送ライン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008023B1 (ko) | 대규모 반도체 논리장치 | |
| EP0747802A2 (en) | Hierarchial clock distribution system and method | |
| US5424590A (en) | Delay time control circuit | |
| US6110221A (en) | Repeater blocks adjacent clusters of circuits | |
| JPH01310558A (ja) | 集積回路の配線構造 | |
| JPH02292647A (ja) | 半導体記憶装置 | |
| US4140921A (en) | Generalized performance power optimized PLA circuits | |
| JP2701779B2 (ja) | クロックスキュー低減方法 | |
| US6609243B1 (en) | Layout architecture to optimize path delays | |
| JP3104746B2 (ja) | クロックツリーレイアウト装置 | |
| US7187203B1 (en) | Cascadable memory | |
| JP2817517B2 (ja) | Lsiの配置配線システム | |
| JPH06112205A (ja) | 半導体集積回路装置 | |
| JP3925960B2 (ja) | 集積回路のクロック分配回路 | |
| JP2772696B2 (ja) | 半導体集積回路装置 | |
| JPH0448778A (ja) | 半導体集積回路装置 | |
| JPH04317222A (ja) | 信号処理装置 | |
| JPH11345881A (ja) | 標準セルライブラリ、ブロックレイアウト設計方法および設計装置ならびに半導体集積装置 | |
| JP3012630B1 (ja) | 半導体集積回路におけるクロック配線方法 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JP2827988B2 (ja) | 集積回路のレイアウト設計方法 | |
| JP3115743B2 (ja) | Lsi自動レイアウト方法 | |
| JPH04247393A (ja) | 半導体記憶装置 | |
| JPH04113673A (ja) | ゲートアレイ | |
| JP3818191B2 (ja) | ソースシンクロナス・ソフトマクロ、および、情報処理装置 |