JPH01311325A - プログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタル信号処理プロセッサ（ＤＳＰ）の
内部に備えられたプログラム制御装置に関する。

（従来の技ｆａｔ１） 音声合成装置やディジタルフィルタ等には、その処理デ
ータを高速で演算するためにディジタル信号処理プロセ
ッサが使用されている。

このディジタル信号処理プロセッサの動作ブロダラムは
、プロセッサの内部に組み込み、あるいは外付けされた
プログラムメモリに格納される。

一般に、プログラムメモリには、プログラムを構成する
各種の命令が実行順にシーケンシャルに格納される。

しかし、ディジタル信号処理プロセッサのプログラムは
、同一命令が繰り返されることが多いことから、プログ
ラムメモリの容量を減少させる目的で種々の工夫が成さ
れている。例えば、連続した同一の命令が繰り返される
場合にはこれを２命令にまとめ（この場合をリピートモ
ードという）、又、同一の命令群が繰り返される場合に
は、繰り返される回数を設定する命令と、実際に繰り返
される命令群と、繰り返しから脱出するジャンプ命令と
にまとめる方法（この場合をループモードという）等が
知られている。この種の手法は、　例えば、　テキサス
インスツルメンツ社のディジタル・シグナル・プロセッ
サ・ユーザース°マニュアル（ＴＭ３３２０Ｇ２５　１
９８７年）　に記載されている。

第２図は、こうした手法の実行が可能な従来のプログラ
ム制御装置のブロック図である。

この図を用いて、従来の装置の基本的な動作を説明する
。

この装置は、プログラムメモリ１に格納された命令を順
に読み出して、出力端子２から外部回路に向けて出力す
るものである。この装置には、プログラムメモリ１から
の命令の読み出しを制御するプログラムカウンタ３と、
プログラムメモリ１から読み出された命令を一時格納す
る命令レジスタ４と、その命令の内容を解読し所定の指
示を出力する命令解読回路５とが設けられている。

この装置には、この他にシーケンサ制御部６と、リピー
トカウンタ７と、ループ回路８とが設けられている。

シーケンサ制御部６は、先に説明したリピートモードや
ループモードの場合に、回路各部の動作を制御するタイ
ミング制御回路から構成される。

リピートカウンタ７は、リピートモードの場合に、同一
命令を繰り返し出力するその繰り返し回数を格納するカ
ウンタである。

ループ回路８は、所定の命令群を繰り返し実行する場合
に、そのループの実行回数を格納しておく回路である。

このループ回路８には、スタック８ａと減算カウンタ８
ｂとが設けられている。

１つのループは、減算カウンタ８ｂにそのループ実行回
数を格納し、これを減算しながら実行回数が零になるま
で実行される。一方、ループの中に更にループがあるよ
うな場合、外側のループ実行回数はスタック８ａに一時
格納される。ループ回路８は、このようにして動作する
よく知られた回路である。

この回路において、メモリ解読回路５でプログラムメモ
リ１から読み出された命令が解読されると、その内容に
応じて、シーケンサ制御部６に対し、リピートモードか
ループモードかの指示が出力される。シーケンサ制御部
６は、これによって各回路におけるデータの格納や減算
等の制御を行なうことになる。

以下、各モードについてこの装置の動作を説明する。

先ず、リピートでもループでもない通常のモードの場合
、この装置は、プログラムカウンタ３がシーケンサ制御
部６の指示によって１ずつカウントアツプし、プログラ
ムメモリ１からはアドレス順に命令が命令レジスタ４に
読み出される。命令レジスタ４に読み出された命令は、
出力端子２を介して外部回路に向けてそのまま出力され
ていく。

次に、リピートモードの場合、例えば、１つの命令をｎ
回縁り返し実行せよという命令がプログラムメモリｌか
ら読み出されると、命令解読回路５はその命令の内容を
解読し、シーケンサ制御部６に対してはリピートモード
の動作を指示する。

シーケンサ制御部６は始めに、リピートカウンタ７に繰
り返し回数ｎを格納する。そして、次に、プログラムカ
ウンタ３を１だけカウントアツプし、プログラムメモリ
１からリピートされるべき命令の読み出しを行なう。そ
の命令は、命令レジスタ４に格納され、出力端子２から
出力される。

シーケンサ制御部６は、その後、プログラムカウンタ３
のカウント値を保持したまま、命令が一定の周期（これ
を１命令実行時間と呼んでいる）で出力端子２から１回
出力される毎に、リピートカウンタ７中に格納した繰り
返し回数の減算を行なう。そして、リピートカウンタ７
に格納された繰り返し回数が“０”になった場合、リピ
ートモードが終了する。その後は、シーケンサ制御部６
がプログラムカウンタ３を１だけカウントアツプさせ、
次の命令の読み出しに移る。

次に、ループモードの説明をする。

ループモードの場合、ループモード実行命令がプログラ
ムメモリ１から読み出されると、命令解読回路５の指示
により、シーケンサ制御部６はループ回数をループ回路
の減算カウンタ８ｂに格納する。そして、ループの最初
の命令から順に所定の命令群を読み出し、ループの最後
の命令が読み出された後、ループの最初の命令にジャン
プするという動作を繰り返す。このジャンプ回数が、先
に説明したように、減算カウンタ８ｂによって管理され
る。

ジャンプを行なう場合、先ず、プログラムメモリｌから
ジャンプ先を指示する命令が命令レジスタ４に出力され
、命令解読回路５及びシーケンサ制御部６によって、そ
のジャンプ先アドレスがプログラムカウンタ３に格納さ
れる。これにより、プログラムメモリｌからジャンプ先
アドレスに格納されたループの最初の命令が読み出され
る。

（発明が解決しようとする課題） ところで、以上のようなプログラム制御装置においては
、例えばリピートモードの場合、繰り返し回数を指示す
るための命令と繰り返されるべき命令の２つの命令が必
要となるため、実際にはｎ回同−命令を実行させるため
にｎ＋１単位の命令実行時間が必要となる。従って、１
単位分の命令実行時間の無駄が生じてしまう。

又、連続した交番命令、例えば命令Ａと命令Ｂが、Ａ、
Ｂ、Ａ、Ｂ・・・Ａ、Ｂというように交互に実行される
場合、ループモードで実行可能であるが、更に無駄時間
が増加してしまうという難点がある。

本発明は以上の点に着目してなされたもので、処理の高
速化を図ったプログラム制御装置を提供することを目的
とするものである。

（課題を解決するための手段） 本発明のプログラム制御装置は、プログラムを格納した
プログラムメモリから、前記プログラムを構成する命令
を所定の順に読み出して、外部回路に向けて出力するプ
ログラム制御装置において、前記プログラムメモリから
の前記命令の読み出しを制御するプログラムカウンタと
、前記プログラムメモリから読み出された命令を一時格
納する複数の命令レジスタと、前記命令の内容を解読し
所定の指示を出力する命令解読回路と、前記各命令レジ
スタの出力を受け入れて、いずれかの命令レジスタの出
力を選択的に外部回路及び前記命令解読回路に向けて出
力するセレクタと、前記各命令レジスタの前記命令の格
納動作と出力動作と、前記セレクタの選択動作とを制御
する命令レジスタ制御回路と、同一命令出力の繰り返し
回数を表示するリピートカウンタと、前記命令解読回路
の指示を受け、前記リピートカウンタに表示された繰り
返し回数を減算しつつ前記命令レジスタ制御回路に対し
、同一命令の繰り返し出力を指示し、かつ、前記プログ
ラムカウンタに対し、新たな命令の読み出しを禁止する
繰り返し制御回路とを備えたことを特徴とするものであ
る。

（作用） 以上の装置は、プログラムメモリから読み出された命令
を一時格納する命令レジスタを複数設けて、−これらの
出力をセレクタを用いて選択的に外部回路等へ出力する
ようにしている。従って、いわゆるパイプラインが深く
なり、空き時間中に繰り返し命令の解読が可能になる。

その結果、従来のような１単位実行時間の無駄が生じな
い。

又、命令を一時格納する複数の命令レジスタを設けて、
これらを交互にセレクタによって選択してその命令を外
部回路に出力するようにすれば、各命令レジスタに保持
された命令が所定の順に繰り返し出力される。この結果
、一定の命令を組み合わせて繰り返し出力するという要
請に答えられる。しかもこの場合、繰り返し命令の解読
が１回で済み、従来と比べ無駄時間の大幅な節約となる
（実施例） 以下、本発明を図の実施例を用いて詳細に説明する。

（装置のブロック構成） 第１図は、本発明のプログラム制御装置の実施例を示す
ブロック図である。

この装置は、従来と同様に、プログラムを格納したプロ
グラムメモリ１から、そのプログラムを構成する命令を
所定の順に読み出して、出力端子２を介して図示しない
外部回路に向けて出力する装置である。

ここで、この装置には、プログラムメモリ１からの命令
の読み出しを制御するプログラムカウンタ３と、プログ
ラムメモリ１から読み出された命令を一時格納する２つ
のレジスタ、即ち、第１の命令レジスタ１０と第２の命
令レジスタ１１とが設けられている。又、更に、これら
のレジスタ１０．１１の出力を受け入れて、いずれか一
方の出力を出力端子２及び命令解読回路５に向けて出力
するセレクタ１２が設けられている。そしてこの外に、
命令レジスタ制御回路１３、リピートカウンタ１４及び
繰り返し制御回路１５が設けられている。　・ 命令解読回路５は、セレクタ１２から出力された命令を
解読し、シーケンサ制御回路１８及び繰り返し制御回路
１５に動作のための指示を出力ず５る回路である。又、
セレクタ１２の出力は、リピートカウンタ１４に向けて
出力されるよう結線されている。即ち、命令中に含まれ
る繰り返し回数はリピートカウンタ１４に向けて出力さ
れる。

続いて、本発明に特有の各回路ブロックの構成と機能を
個別に説明する。

（繰り返し制御回路） 繰り返し制御回路１５は、命令解読回路５の指示によっ
て動作する回路で、リピートカウンタ１４のカウント値
を認識し、リピートカウンタ１４のカウント値を保持し
あるいは減算する動作を制御する。又、この回路は、プ
ログラムカウンタ３のカウント値を保持しあるいはカウ
ントアツプさせる制御を行なう。更に、この回路は、命
令レジスタ制御回路１３に対し、命令レジスタ１０．１
１への命令の格納とセレクタの選択の切換用交番信号と
を出力するよう制御する回路である。具体的には、この
回路は、次のような一定の動作を行なうよう構成されて
いる。

〈動作ｌ〉 リピートカウンタ１４の繰り返し回数が“０”であり、
命令解読回路５で解読した命令が通常モードでのものあ
る場合、リピートカウンタ１４に保持信号を送り、命令
レジスタ制御回路１３に交番信号と格納信号を送る。保
持信号は繰り返し回数をそのまま保持させる信号で、交
番信号により、セレクタ１２の選択するレジスタが切換
えられて、そのレジスタから命令が出力され、格納信号
によって、セレクタ１２に選択されていない側のレジス
タにプログラムメモリ１から読み出された命令が格納さ
れる。更に、プログラムカウンタ３にカウントアツプす
べき旨の信号を出力する。

〈動作２〉 リピートカウンタ１４の繰り返し回数が“○パであり、
かつ、命令解読回路５で解読した命令が未実行の１命令
繰り返しモードである場合、リピートカウンタ１４に繰
り返し回数を格納する格納信号を送り、命令レジスタ制
御回路１３に交番停止信号と格納停止信号とを送る。即
ち、セレクタ１２は、今まで選択していたレジスタの出
力をそのまま維持し、かつ、いずれのレジスタに対して
も、プログラムメモリ１から読み出された命令の格納を
禁止する。更に、プログラムカウンタ３に対し、そのカ
ウント値を保持する保持信号を出力する。

く動作３〉 リピートカウンタ１４の繰り返し回数が“Ｏｏ。

であり、又、命令解読回路５で解読した命令が未実行の
２命令繰り返しモードを意味するものである場合、リピ
ートカウンタ１４に対し繰り返し回数の格納のための格
納信号を出力する。そして、命令レジスタ制御回路１３
に対し、上記交番信号と格納停止信号を送る。更に、プ
ログラムカウンタ３に対しカウント値を保持する保持信
号を送る。

〈動作４〉 リピートカウンタ１４の繰り返し回数が“０”でなく、
又、命令解読回路５の解読した命令が繰り返し命令でな
い時には、リピートカウンタ１４に対しカウント値をそ
のまま保持する保持信号を送り、命令レジスタ制御回路
１３に対し交番信号と格納停止信号を送る。更に、プロ
グラムカウンタ３に対しカウント値の保持信号を送る。

〈動作５〉 リピートカウンタ１４の繰り返し回数が“０”でなく、
又、命令解読回路５で解読した命令が１命令繰り返し命
令である時は、リピートカウンタ１４に対し減算信号を
送り、命令レジスタ制御回路１３に対し交番停止信号と
格納停止信号とを送る。更に、プログラムカウンタ３に
対しカウント値の保持信号を送る。

〈動作６〉 リピートカウンタ１４の繰り返し回数が°“Ｏ”でなく
、又、命令解読回路５で解読した命令が２命令繰り返し
モードである時には、リピートカウンタ１４に対し減算
信号を送り、命令レジスタ制御回路１３に対し交番信号
と格納停止信号を送り、プログラムカウンタ３に対し保
持信号を送る。

〈動作７〉 動作１から６までの条件に当てはまらないときには、動
作１と同じ動作を行なう。

（リピートカウンタ） さて、次に、リピートカウンタ１４は、先に説明したよ
うに、繰り返し制御回路１５の制御によって繰り返し回
数を格納し表示するカウンタから構成されており、その
値を保持するか、あるいはその値を減算するか、新たな
カウント値を格納するかの３通りの動作を行なう回路で
ある。又、そのカウント値が“Ｏ”であるか否かの情報
を、繰り返し制御回路１５に対して出力するよう結線さ
れている。

（命令レジスタ制御回路） 命令レジスタ制御回路１３は、第１の命令レジスタ１０
あるいは第２の命令レジスタ１１について、格納動作を
行なうか出力動作を行なうかを指示する制御を行なう一
方、セレクタ１２に対し、いずれの命令レジスタ１０．
１１の出力を選択するかの制御を行なう回路である。

この命令レジスタ制御回路１３は、具体的には次のよう
な動作を行なう。

く動作１〉 繰り返し制御回路１５から出力される制御信号が交番信
号であって格納信号である場合には、１命令実行時間毎
にセレクタ１２が第１の命令レジスタ１０と第２の命令
レジスタ１１とを交互に選択するように、セレクタ１２
に対し制御信号を送る。そして、セレクタ１２がその出
力を選択しているレジスタ以外のレジスタに対し、プロ
グラムメモリｌから読み出される命令を格納するよう制
御信号を送る。

（動作２〉 繰り返し制御回路１５からの制御信号が交番信号で、か
つ、格納停止信号である時には、１命令実行時間毎にセ
レクタ１２が第１の命令レジスタ１ｏと第１の命令レジ
スタ１１とを交互に選択するように、セレクタ１２に対
し制御信号を送る。

そして、第１の命令レジスタ１０及び第２の命令レジス
タ１１に対し、命令の格納を禁止する制御信号を送る。

（動作３〉 繰り返し制御回路１５からの制御信号が交番停止信号で
あり、かつ、格納信号である時には、ｌ命令実行時間前
と同じレジスタを選択するよう、セレクタ１２に制御信
号を送る。そして、セレクタ１２が選択しているレジス
タと異なるレジスタに対し、プログラムメモリ１から出
力された命令を格納する制御信号を送る。

〈動作４〉　　゛ 繰り返し制御回路１５から交番禁止信号と格納停止信号
が出力された場合、ｌ命令実行時間前と同じレジスタを
選択するようにセレクタ１２に対し制御信号を送る。そ
して、第１の命令レジスタ１０及び第２の命令レジスタ
１１に対し格納を禁止する制御信号を送る。

（プログラムカウンタ） 次に、プログラムカウンタ３は、繰り返し制御回路１５
からの制御信号により、保持し、あるいはカウントアツ
プする回路である。このカウント値は、プログラムメモ
リ１のアドレス信号とされる。

（概略動作） 以上のような構成の本発明のプログラム制御装置は、プ
ログラムメモリ１から命令を読み出し、これを第１の命
令レジスタ１０及び第２の命令レジスタ１１に格納し、
セレクタ１２によってその一方を選択し、出力端子２に
向けて出力する。

ここで、プログラムメモリ１から読み出される命令を順
にそのまま出力端子２に出力する通常モードの場合には
、プログラムメモリ１から読み出される命令が、第１の
命令レジスタ１０と第２の命令レジスタ１１とに交互に
格納され、これがセレクタ１２によって交互に選択され
て順に出力される。

一方、１命令繰り返しモードの場合には、リピートカウ
ンタ１４に繰り返し回数が格納され、いずれか一方のレ
ジスタ１０あるいは１１に格納された命令をセレクタ１
２が選択し、リピートカウンタ１４の繰り返し回数が“
Ｏ”になるまで同一命令が出力される。

更に、２命令を交互に出力する２命令繰り返しモードの
場合には、同じくリピートカウンタ１４に繰り返し回数
を格納する一方で、第１の命令レジスタ１０に格納され
た命令と第２の命令レジスタ１１に格納された命令とを
、交互にセレクタ１２が選択し出力端子２に向けて出力
する。その動作が、リピートカウンタ１４が“０”にな
るまで繰り返される。

（通常モード） 次に、本発明の装置の動作を、実際の例を用いて更に具
体的に説明する。

先ず、第３図は、本発明の装置の通常モードの動作説明
図である。

この図は、単位実行時間毎に各部の信号の変化を示した
もので、（ａ）にはその時間をｎ＋１゜ｎ＋２・・・と
いうように単位実行時間毎に表示した。又、（ｂ）には
プログラムカウンタ３の出力するアドレス信号を表示し
た。又、（Ｃ）には、第１の命令レジスタが命令をセレ
クタ１２に向けて出力する状態にあるか、プログラムメ
モリｌから入力した命令を格納する状態にあるかを表示
した。（ｄ）には、第２の命令レジスダについて同様の
表示をした。又、（ｅ）には、セレクタ１２から出力さ
れる命令をＡ、Ｂ、Ｃというように表示した。最後に、
（ｆ）には、リピートカウンタ１４に格納された繰り返
し回数を表示した。

先ず、通常モードにおいて、時間ｎにおいては、プログ
ラムカウンタ３の指示するアドレスＫに格納された命令
がプログラムメモリ１から読み出される。この命令は、
第２の命令レジスタ１１に入力する。その命令の内容は
、図中、Ｂと表示した。

一方、第１の命令レジスタには、既にこの前の単位実行
時間に命令Ａが格納されており、この時間ｎには第１の
命令レジスタ１０から命令Ａが出力される。この場合、
通常モードであるから、リピートカウンタ１４の繰り返
し回数は０”である。

尚、この時間ｎにおいて、プログラムメモリ１から命令
Ｂが読み出されると、少し遅れてプログ、ラムカウンタ
３の値が１だけカウントアツプされる。その結果、プロ
グラムカウンタ３の値はに＋１となる。

次に、時間ｎ＋１においては、このアドレスに＋１に格
納された命令Ｃがプログラムメモリ１から読み出され、
今度はこの命令Ｃが第１の命令レジスタ１０に格納され
る。そして、第２の命令レジスタ１１から、先に格納さ
れた命令Ｂがセレクタ１２を介して出力される。この間
に、プログラムカウンタ３の値は更にカウントアツプさ
れ、Ｋ＋２となっている。

時間ｎ＋２においては、今度は命令りが第２の命令レジ
スタ１１に格納され、その一方で第１の命令レジスタ１
０から先に格納された命令Ｃが出力され、これがセレク
タ１２を介して出力端子２に出力される。以上の動作の
場合、リピートカウンタ１４の繰り返し回数は常に“０
”を表示している。

（１命令繰り返しモード） 次に、第４図は本発明の装置の１命令繰り返しモードの
動作説明図である。

図において、（ａ）〜（ｆ）までの各項目は、第３図に
示したものと同一である。

先ず、時間ｎにおいて、プログラムカウンタ３の出力す
るアドレスがＫの場合、先に説明したように、第２の命
令レジスタに対し命令Ｂが格納され、第１の命令レジス
タから既に格納された命令Ａの読み出しが行なわれる。

そして、この段階で、リピートカウンタ１４にｍ−１の
値が格納される。

次に、時間ｎ＋１においては、プログラムカウンタが１
だけカウントアツプされており、プログラムメモリ１か
らの命令の読み出しが可能であるが、第２の命令レジス
タ１１の格納が禁止されており、かつ、第１の命令レジ
スタＩＯの出力がセレクタ１２により選択されているの
で、第１の命令レジスタ１０に格納された命令Ａが続い
て出力される。この場合、リピートカウンタ１４の値は
ｌだけ減算される。又、ここでは、プログラムカウンタ
３の値はそのまま保持される。従って、時間ｎ＋２にお
いては、プログラムカウンタは時間ｎ＋１と同一のアド
レスを指し、又、第２の命令レジスタ１１は格納動作が
禁止され続け、第１の命令レジスタ１０から前回同様命
令Ａが出力される。そして、リピートカウンタ１４の繰
り返し回数が更に１だけ減算される。

これと同一の動作が、リピートカウンタの繰り返し回数
が“０”になるまで、即ち時間ｎ＋ｍ−１まで繰り返さ
れる。そして、時間ｎ＋ｍになった場合、第１の命令レ
ジスタ１ｏはプログラムメモリ１から読み出される命令
Ｃを格納し、第２の命令レジスタ１１は先に時間ｎにお
いて格納した命令Ｂを出力する・。ここでは、リピート
カウンタ１４の繰り返し回数が既に“Ｏ°′であるから
、プログラムカウンタ１４が１だけカウントアツプされ
てに＋２へ進む。時間ｎ＋ｍ＋１においては、プログラ
ムカウンタ３の出力するアドレスはに＋３であって、第
２の命令レジスタ１１に対し命令りが格納され、第１の
命令レジスタ１０から先に格納した命令Ｃが出力される
。

その後は、第３図に説明したと同様の通常モードに移る
。

尚、この１命令繰り返しモードの開始時には、その旨の
命令がプログラムメモリ１から読み出され、命令解読回
路５において解読されて命令実行準備が行なわれる。

従来は、この実行準備に１命令実行時間を費やしていた
。

しかし、本発明においては、命令レジスタを複数設けて
パイプラインを深くしたので、時間的余裕が生じ、上記
実行準備を各命令の外部回路への出力動作の空き時間に
済ませてしまうことが可能になる。命令解読回路の高速
化を図れば、これが更に容易になる。

その結果、本発明においては、１命令繰り返しのための
命令実行時間を、その命令の繰り返し出力回数と等しく
できる。

（２命令繰り返しモード） 第５図は、本発明の装置の２命令繰り返しモードの場合
の動作説明図である。

この図も、（ａ）〜（ｆ）までの項目は、第３図と同様
である。

図において、時間ｎにはプログラムカウンタ３はアドレ
スＫを出力する。ここで、第２の命令レジスタ１１には
プログラムメモリｌから命令Ｂが格納され、第１の命令
レジスタ１０からは既に格納された命令Ａが出力される
。そして、リピートカウンタ１４には、２命令繰り返し
の繰り返し回数ｄ−１が格納される。

次に、時間ｎ＋１には、プログラムカウンタ３のアドレ
スかに＋１となるが、第１の命令レジスタ１０の格納動
作が禁止され、第２の命令レジスタ１１からは先に格納
した命令Ｂが出力される。

この場合、リピートカウンタ１４は減算されず、そのま
まの繰り返し回数ｄ−１が保持される。

又、プログラムカウンタ３もその後に＋１のアドレスを
一保持される。これは第４図で説明したのと同様である
。

時間ｎ＋２においては、第２の命令レジスタ１１の格納
動作が禁止された状態で、第１の命令レジスタ１０から
先に格納された命令Ａが出力される。ここで、リピート
カウンタ１４は１だけ減算され、その繰り返し回数がｄ
−２となる。

次に、時間ｎ＋３では、今度は第１の命令レジスタ１０
の格納動作が禁止され、第２の命令レジスタ１１から、
先に格納された命令Ｂが出力される。この場合、リピー
トカウンタ１４の繰り返し回数は、再びｄ−２に保持さ
れる。

このように、２命令繰り返しモードの場合、第１の命令
レジスタ１０と第２の命令レジスタ１１にそれぞれ命令
Ａ、Ｂを格納し、リピートカウンタ１４の値を２単位動
作時間毎に１ずつ減算して、命令を交互にＡ、Ｂ、Ａ、
Ｂというように出力していく。これがリピートカウンタ
１４の繰り返し回数が“０”になるまで繰り返される。

そして、この動作の最後の時間ｎ＋２Ｘｄ−１において
、プログラムカウンタ３の示す直前のアドレスに＋１の
命令Ｃが、プログラムメモリ１から第１の命令レジスタ
１０に格納される。この時点では、第２の命令レジスタ
１１から命令Ｂが出力される。この時プログラムカウン
タ３の示すアドレスはに＋２となる。その後は通常モー
ドに移行する。

そして、その次の時間ｎ＋２Ｘｄにおいては、プログラ
ムカウンタ３の示すアドレスはに＋３となり、第２の命
令レジスタ１１に命令りが格納される一方、第１の命令
レジスタ１０から先に格納された命令Ｃが出力される。

上記説明から明らかなように、本発明の装置では、２命
令の繰り返しが１命令の繰り返しと全く同様の操作で実
行される。従って、ループモード等を利用するよりもは
るかに無駄時間が少なくなる。

又、上記第４図と第５図に示した動作は、いずれもそれ
ぞれのモードを実行するための準備時間に相当するもの
が存在しない。即ち、各モードの実行終了時には、常に
次の命令がいずれかの命令レジスタに格納されているた
め、直ちに次のモードに移行することができる。

尚、上記実施例においては、プログラムメモリ３から読
み出される命令を格納するレジスタを２つ設けた例を示
したが、レジスタを３つ以上膜ければ更に多くの繰り返
しを効率よく実行できる。

（発明の効果） 以上説明した本発明のプログラム制御装置によれば、同
一命令を複数回繰り返し出力する場合に、これを１命令
にまとめることが可能であり、まとめた後の命令実行時
間がその命令の繰り返し出力回数と等しくなり、無駄な
時間を生じない。

又、１回連続する交番命令を２命令にまとめることが可
能であり、まとめた後の命令実行時間が２ＸＮ単位実行
時間となり、無駄時間を生じない。

【図面の簡単な説明】

第１図は本発明のプログラム制御装置の実施例を示すブ
ロック図、第２図は従来のプログラム制御装置の実施例
を示すブロック図、第３図は本発明の装置の通常モード
の動作説明図、第４図は本発明の装置の１命令繰り返し
モードの動作説明図、第５図は本発明の装置の２命令繰
り返しモードの動作説明図である。 １・・・プログラムメモリ、２・・・出力端子、３・・
・プログラムカウンタ、５・・・命令解読回路、ｌＯ・
・・第１の命令レジスタ、 １１・・・第２の命令レジスタ、１２・・・セレクタ、
１３・・・命令レジスタ制御回路、 １４・・・リピートカウンタ、 １５・・・繰り返し制御回路。 特許出願人　沖電気工業株式会社 代理人　鈴　木　敏　明、、−１〉、 □、゛′、！ （ａ）時間　　　　　　　　ｎ　　　　ｎ＋１　　　ｎ
＋２　　　ｎ＋３　　　＋＋＋＋＋　　　ｎ＋２Ｘｄ−
４（ｂ）アドレス　　　　　（Ｋ　　）　　（Ｋ＋１）
　　（Ｋ＋１）　　（Ｋ＋１）　　・・・・・・・・・
　（Ｋ＋１；（ｃ）第１の命令レジスタ　（出力Ａ）（
−）（出力Ａ）（−）　　・・・・・・・・・　（出力
Ａ　）（ｄ）第２の命令レジスタ　（入力Ｂ）（出力Ｂ
）（−）（出力Ｂ）　・・・・・・・・・　（−）（ｅ
）出力命令　　　　（Ａ）（Ｂ）（Ａ）（Ｂ）　　・・
−・−・−・・　（Ａ　　　）（ｆ）　　リピートカウ
ンタ　　　　　　　（ｄ−１）　　（ｄ−１）　　（ｄ
−２）　　（ｄ−２）　　　・・・・・・・・・　　（
１）本発明の装置の２命令繰り返しモードｇ第５図 ｎ＋２ｘｄ−３ｎ＋２ｘｄ−２ｎ＋２ｘｄ−１ｎ＋２ｘ
ｄ［（Ｋ＋１　　）　　（Ｋ＋１　　）　　（Ｋ＋２　
　）　　（Ｋ＋３　　）１（−）（出力Ａ）（入力Ｃ）
（出力Ｃ）１　（出力Ｂ）（−）（出力Ｂ）（入力Ｄ　
）・　（Ｂ　　　）（Ａ　　　）（Ｂ　　　）（Ｃ）（
＋　　　）（０）（０）（０） 見明図

Claims (1)

1. 【特許請求の範囲】 プログラムを格納したプログラムメモリから、前記プロ
   グラムを構成する命令を所定の順に読み出して、外部回
   路に向けて出力するプログラム制御装置において、 前記プログラムメモリからの前記命令の読み出しを制御
   するプログラムカウンタと、 前記プログラムメモリから読み出された命令を一時格納
   する複数の命令レジスタと、 前記命令の内容を解読し所定の指示を出力する命令解読
   回路と、 前記各命令レジスタの出力を受け入れて、いずれかの命
   令レジスタの出力を選択的に外部回路及び前記命令解読
   回路に向けて出力するセレクタと、 前記各命令レジスタの前記命令の格納動作と出力動作と
   、前記セレクタの選択動作とを制御する命令レジスタ制
   御回路と、 同一命令出力の繰り返し回数を表示するリピートカウン
   タと、 前記命令解読回路の指示を受け、前記リピートカウンタ
   に表示された繰り返し回数を減算しつつ前記命令レジス
   タ制御回路に対し、同一命令の繰り返し出力を指示し、
   かつ、前記プログラムカウンタに対し、新たな命令の読
   み出しを禁止する繰り返し制御回路とを備えたことを特
   徴とするプログラム制御装置。