JPH01311623A - 加速演算回路 - Google Patents
加速演算回路Info
- Publication number
- JPH01311623A JPH01311623A JP63140571A JP14057188A JPH01311623A JP H01311623 A JPH01311623 A JP H01311623A JP 63140571 A JP63140571 A JP 63140571A JP 14057188 A JP14057188 A JP 14057188A JP H01311623 A JPH01311623 A JP H01311623A
- Authority
- JP
- Japan
- Prior art keywords
- data
- compression
- area
- compressed
- cyclic code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
- H03M7/48—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind alternating with other codes during the code conversion process, e.g. run-length coding being performed only as long as sufficientlylong runs of digits of the same kind are present
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ誤り検出に用いられる加速演算回路に
係り、特に圧縮符号化された圧縮データを高速に演算可
能な加速演算回路に関する。
係り、特に圧縮符号化された圧縮データを高速に演算可
能な加速演算回路に関する。
近年の磁気テープ記憶装置においては記憶容量を増大さ
せるため、データを圧縮回路によって圧縮してから磁気
テープに記憶する方式が採用され、この圧縮回路は素デ
ータを例えばラン・レングス手法によって圧縮した後、
巡回符号（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎ
ｃｙ Ｃｈｅｃｋ ）を用いた生成多項式を演算して
誤り検出を行っている。
せるため、データを圧縮回路によって圧縮してから磁気
テープに記憶する方式が採用され、この圧縮回路は素デ
ータを例えばラン・レングス手法によって圧縮した後、
巡回符号（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎ
ｃｙ Ｃｈｅｃｋ ）を用いた生成多項式を演算して
誤り検出を行っている。
前記ラン・レングス手法によるデータ圧縮は素データ中
に同一データが連続した場合、この連続データをデータ
内容とその数から成る圧縮データに変換するため、変換
後のデータ中には該圧縮されたデータと非連続のため圧
縮されない非圧縮データとが混在する。また圧縮される
データ長は例えば最大２５５バイト、圧縮対象データは
最大２５６種類である。
に同一データが連続した場合、この連続データをデータ
内容とその数から成る圧縮データに変換するため、変換
後のデータ中には該圧縮されたデータと非連続のため圧
縮されない非圧縮データとが混在する。また圧縮される
データ長は例えば最大２５５バイト、圧縮対象データは
最大２５６種類である。
従来技術による巡回符号の演算回路は前記圧縮データ中
に圧縮／非圧縮データが混在するため、圧縮データを素
データに復元してから巡回符号（ＣＲＣ）を用いた生成
多項式を演算している。
に圧縮／非圧縮データが混在するため、圧縮データを素
データに復元してから巡回符号（ＣＲＣ）を用いた生成
多項式を演算している。
尚、前記巡回符号の演算に関する技術には、例えば特開
昭５７−２５０４６号公報等が挙げられる。
昭５７−２５０４６号公報等が挙げられる。
前述の従来技術による演算回路は、例えば数バイトの圧
縮データを数１００バイトの素データに復元してから巡
回符号の演算を行うため、演算時間が掛かって圧縮デー
タの連続した巡回符号の演算が行うことができず、圧縮
データであっても素データの演算と同様な演算時間が掛
かると言う不具合を招いていた。また前記演算時間が掛
かることにより、圧縮データが復元されて巡回符号の演
算が終了するまでの間データ転送を中断しなければ成ら
ないと言う問題点もあった。
縮データを数１００バイトの素データに復元してから巡
回符号の演算を行うため、演算時間が掛かって圧縮デー
タの連続した巡回符号の演算が行うことができず、圧縮
データであっても素データの演算と同様な演算時間が掛
かると言う不具合を招いていた。また前記演算時間が掛
かることにより、圧縮データが復元されて巡回符号の演
算が終了するまでの間データ転送を中断しなければ成ら
ないと言う問題点もあった。
本発明の目的は、前記従来技術による問題点を除去する
ことであり、圧縮データの高速な巡回符号の演算を行う
ことができる加速演算装置を提供することである。
ことであり、圧縮データの高速な巡回符号の演算を行う
ことができる加速演算装置を提供することである。
前記目的を達成するために本発明は、圧縮エリア及び非
圧縮エリアとから成る圧縮データの巡回符号の演算を行
う加速演算回路において、前記非圧縮エリアのデータの
巡回符号を生成多項式を用いて演算する生成多項式演算
部と、圧縮エリアのデータに対してそのデータ及び連続
数に応じた複数の巡回符号演算結果を格納する加速演算
マトリックス部と、前記圧縮エリアを検出する検出部と
を設けた。
圧縮エリアとから成る圧縮データの巡回符号の演算を行
う加速演算回路において、前記非圧縮エリアのデータの
巡回符号を生成多項式を用いて演算する生成多項式演算
部と、圧縮エリアのデータに対してそのデータ及び連続
数に応じた複数の巡回符号演算結果を格納する加速演算
マトリックス部と、前記圧縮エリアを検出する検出部と
を設けた。
前記加速演算回路は、検出部が圧縮エリアを検出したと
きに加速演算マトリックス部に圧縮エリアのデータを入
力して巡回符号の演算を行い、圧縮エリアを検出しない
ときは非圧縮エリアのデータを生成多項式演算部に入力
して巡回符号の演算を行う。
きに加速演算マトリックス部に圧縮エリアのデータを入
力して巡回符号の演算を行い、圧縮エリアを検出しない
ときは非圧縮エリアのデータを生成多項式演算部に入力
して巡回符号の演算を行う。
従って本発明による加速演算回路は圧縮エリアのデータ
を素データに復元せずに巡回符号の演算を行うため高速
に誤り検出を行うことができる。
を素データに復元せずに巡回符号の演算を行うため高速
に誤り検出を行うことができる。
以下、本発明による巡回符号の加速演算回路を図面を用
いて詳細に説明する。
いて詳細に説明する。
第１図は、本発明による加速演算回路の一実施例を示す
図であり、第２図は素データと圧縮したデータとを説明
するための図である。
図であり、第２図は素データと圧縮したデータとを説明
するための図である。
まず本実施例の対象となる素データと圧縮したデータと
を第２図を用いて説明する。第２図（ａ）は圧縮処理前
の素データを示し、このデータは数字データである“０
０”、“０２”、“０４”と７つ連続した数字データ″
０６”と数字データ“０８”、“１０“とから構成され
ているものであり、各数字データは１バイトで構成され
ている。この素データを前記ラン・レングス手法によっ
て圧縮処理を行うと第２図（ｂ）に示すように連続した
数字データ“０６″は、データを圧縮したことを示す圧
縮マーク２９（＊＊”）とその数字データの内容３０（
“０６″）と該連続する数３１（“０７”）から成る圧
縮エリア２４に圧縮変換される。このため圧縮後のデー
タは、数字データ２６．２７．２８から成る非圧縮エリ
ア２３と、圧縮マーク２９．数字データの内容３０及び
連続する数３１から成る圧縮エリア２４と、数字データ
３２及び３３から成る非圧縮エリア２５とに圧縮される
。
を第２図を用いて説明する。第２図（ａ）は圧縮処理前
の素データを示し、このデータは数字データである“０
０”、“０２”、“０４”と７つ連続した数字データ″
０６”と数字データ“０８”、“１０“とから構成され
ているものであり、各数字データは１バイトで構成され
ている。この素データを前記ラン・レングス手法によっ
て圧縮処理を行うと第２図（ｂ）に示すように連続した
数字データ“０６″は、データを圧縮したことを示す圧
縮マーク２９（＊＊”）とその数字データの内容３０（
“０６″）と該連続する数３１（“０７”）から成る圧
縮エリア２４に圧縮変換される。このため圧縮後のデー
タは、数字データ２６．２７．２８から成る非圧縮エリ
ア２３と、圧縮マーク２９．数字データの内容３０及び
連続する数３１から成る圧縮エリア２４と、数字データ
３２及び３３から成る非圧縮エリア２５とに圧縮される
。
この圧縮後のデータは第１図に示した加速演算回路に入
力されて巡回符号の高速演算が行われる。
力されて巡回符号の高速演算が行われる。
この加速演算回路はストローブ信号２０と同期して入力
される圧縮データから圧縮マーク“＊＊”を検出する圧
縮マーク検出部６と、該圧縮マーク検出部６により圧縮
マークが検出された場合にストローブ信号８により圧縮
したデータの連続数を格納する圧縮データ数ラッチ部１
０と、これと同時にストローブ信号９によって圧縮した
データ内容を格納する圧縮データランチ部１２と、該ラ
ッチ部１０及び１２のデータを基に圧縮データの加速演
算を行ってデータバス１７に出力する加速演算マトリッ
クス部１６と、前記入力したデータが非圧縮データの場
合に該データの巡回符号の通常演算を行いデータバス３
に出力する生成多項式演算部２と、圧縮データが入力さ
れるまでの巡回符号演算結果を圧縮データ数分、生成多
項式に基づいて空シフトする演算結果シフト部１４と、
前記演算結果シフト部１４及び加速演算マトリックス部
１６の出力の排他的論理和演算を行ってデータバス１９
に出力する排他的論理和部１８と、該排他的論理和部１
８と生成多項式演算部２の出力を選択的に出力するセレ
クタ部４とから構成されている。
される圧縮データから圧縮マーク“＊＊”を検出する圧
縮マーク検出部６と、該圧縮マーク検出部６により圧縮
マークが検出された場合にストローブ信号８により圧縮
したデータの連続数を格納する圧縮データ数ラッチ部１
０と、これと同時にストローブ信号９によって圧縮した
データ内容を格納する圧縮データランチ部１２と、該ラ
ッチ部１０及び１２のデータを基に圧縮データの加速演
算を行ってデータバス１７に出力する加速演算マトリッ
クス部１６と、前記入力したデータが非圧縮データの場
合に該データの巡回符号の通常演算を行いデータバス３
に出力する生成多項式演算部２と、圧縮データが入力さ
れるまでの巡回符号演算結果を圧縮データ数分、生成多
項式に基づいて空シフトする演算結果シフト部１４と、
前記演算結果シフト部１４及び加速演算マトリックス部
１６の出力の排他的論理和演算を行ってデータバス１９
に出力する排他的論理和部１８と、該排他的論理和部１
８と生成多項式演算部２の出力を選択的に出力するセレ
クタ部４とから構成されている。
前記加速演算マトリックス部１６は複数の圧縮データ及
び複数データ長に対する巡回符号演算結果を予め格納し
ておき、データバス１１及び１３から入力する圧縮デー
タの数及びデータ内容を基に圧縮データの演算結果を出
力するメモリであり、前記演算結果シフト部１４は圧縮
データが入力される前までの生成多項式演算部２の演算
結果を、圧縮データ数分だけ生成多項式に基づいて空シ
フトする機能を持っている。これは本来ならば１バイト
づつ演算しなければ成らないのに圧縮データエリアを一
気に演算してしまうため、圧縮データ数分だけ今までの
演算結果にズレが生じるのを補正するための機能である
。
び複数データ長に対する巡回符号演算結果を予め格納し
ておき、データバス１１及び１３から入力する圧縮デー
タの数及びデータ内容を基に圧縮データの演算結果を出
力するメモリであり、前記演算結果シフト部１４は圧縮
データが入力される前までの生成多項式演算部２の演算
結果を、圧縮データ数分だけ生成多項式に基づいて空シ
フトする機能を持っている。これは本来ならば１バイト
づつ演算しなければ成らないのに圧縮データエリアを一
気に演算してしまうため、圧縮データ数分だけ今までの
演算結果にズレが生じるのを補正するための機能である
。
この様に本実施例による加速演算回路は、生成多項式演
算部２による非圧縮エリアの巡回符号の演算と加速演算
マトリックス部工６による圧縮エリアの演算（変換）と
を行う様に構成されている。
算部２による非圧縮エリアの巡回符号の演算と加速演算
マトリックス部工６による圧縮エリアの演算（変換）と
を行う様に構成されている。
さて、このように構成された加速演算回路は、第２図（
１））に示した圧縮データを次の様に巡回符号の演算を
行う、まずストローブ信号２０と同期して非圧縮エリア
２３の数字データ２６が入力されると圧縮マーク検出部
６は圧縮マーク２９（＊＊”）を検出しないため信号線
７を介してセレクタ部４にデータバス３を選択させる。
１））に示した圧縮データを次の様に巡回符号の演算を
行う、まずストローブ信号２０と同期して非圧縮エリア
２３の数字データ２６が入力されると圧縮マーク検出部
６は圧縮マーク２９（＊＊”）を検出しないため信号線
７を介してセレクタ部４にデータバス３を選択させる。
入力された数字データ２６は生成多項式演算部２によっ
て演算され、データバス３．セレクタ部４及びデータバ
ス５を通って生成多項式演算部２にフィードバックされ
る。
て演算され、データバス３．セレクタ部４及びデータバ
ス５を通って生成多項式演算部２にフィードバックされ
る。
同様にして次の数字データ２７．２８も生成多項式演算
部２にて巡回符号の演算が行われ、該演算回路２にフィ
ードバックされて非圧縮エリア２３の演算が終了する。
部２にて巡回符号の演算が行われ、該演算回路２にフィ
ードバックされて非圧縮エリア２３の演算が終了する。
次に圧縮エリア２４の圧縮マーク２９が人力されると圧
縮マーク検出部６がこの圧縮マーク２９を検出して信号
線７を介してセレクタ部４にデータバス１９を選択させ
、次に入力する数字データの内容３０（“０６”）を圧
縮データランチ部１２に格納し、更に圧縮データラッチ
部１０に圧縮エリア２４の数字データ数“０７″を格納
する。このラッチ部１０及び１２に格納されたデータ数
３１及び内容３０はデータバス１１、１３を介して加速
演算マトリックス部１６により巡回符号の演算（変換）
が行われてデータバス１７に出力される。このとき演算
結果シフト部１４はデータバス３′から前述の巡回符号
演算結果（非圧縮エリア２３の演算結果）を入力し、デ
ータバス１１からの圧縮データ数分の空シフトによる補
正を行ってデータバス１５に出力する。これら演算結果
は排他的論理和部１８にて排他的論理和がとられて非圧
縮エリア２３及び圧縮エリア２４の巡回符号演算結果が
セレクタ部４．データバス５を介して生成多項式演算部
２にフィードバックされる。
縮マーク検出部６がこの圧縮マーク２９を検出して信号
線７を介してセレクタ部４にデータバス１９を選択させ
、次に入力する数字データの内容３０（“０６”）を圧
縮データランチ部１２に格納し、更に圧縮データラッチ
部１０に圧縮エリア２４の数字データ数“０７″を格納
する。このラッチ部１０及び１２に格納されたデータ数
３１及び内容３０はデータバス１１、１３を介して加速
演算マトリックス部１６により巡回符号の演算（変換）
が行われてデータバス１７に出力される。このとき演算
結果シフト部１４はデータバス３′から前述の巡回符号
演算結果（非圧縮エリア２３の演算結果）を入力し、デ
ータバス１１からの圧縮データ数分の空シフトによる補
正を行ってデータバス１５に出力する。これら演算結果
は排他的論理和部１８にて排他的論理和がとられて非圧
縮エリア２３及び圧縮エリア２４の巡回符号演算結果が
セレクタ部４．データバス５を介して生成多項式演算部
２にフィードバックされる。
更に非圧縮エリア２５の数字データ３２及び３３が入力
されると前記非圧縮エリア２３と同様に生成多項式演算
部２によって巡回符号の演算が実行され、生成多項式演
算部２にフィードバックされる。このとき圧縮マーク検
出部６はリセ・ントされて次に入力されるストローブ信
号２０及び非圧縮エリア２５の入力に備える。
されると前記非圧縮エリア２３と同様に生成多項式演算
部２によって巡回符号の演算が実行され、生成多項式演
算部２にフィードバックされる。このとき圧縮マーク検
出部６はリセ・ントされて次に入力されるストローブ信
号２０及び非圧縮エリア２５の入力に備える。
この非圧縮エリア２５の数字データ３２．３３が入力さ
れると前述と同様に生成多項式演算部２が巡回符号の演
算を行って第２図の圧縮後のデータの巡回符号演算が終
了する。
れると前述と同様に生成多項式演算部２が巡回符号の演
算を行って第２図の圧縮後のデータの巡回符号演算が終
了する。
この様に本実施例による加速演算回路は圧縮データのう
ち圧縮エリア２４を加速演算マトリックス部１６により
高速に演算するため、従来の圧縮エリアを−Ｈ非圧縮デ
ータに復元することなく高速に巡回符号演算を実行する
ことができる。このため圧縮データ転送の中断を防止し
て高速にデータ誤りを検出することができる。
ち圧縮エリア２４を加速演算マトリックス部１６により
高速に演算するため、従来の圧縮エリアを−Ｈ非圧縮デ
ータに復元することなく高速に巡回符号演算を実行する
ことができる。このため圧縮データ転送の中断を防止し
て高速にデータ誤りを検出することができる。
以上述べた如く本発明によれば、非圧縮エリアを通常の
生成多項式演算を行い、圧縮エリアを予め求めた演算結
果を格納した加速演算マトリックス回路にて演算するこ
とにより、圧縮データの高速な巡回符号の演算を行うこ
とができる。
生成多項式演算を行い、圧縮エリアを予め求めた演算結
果を格納した加速演算マトリックス回路にて演算するこ
とにより、圧縮データの高速な巡回符号の演算を行うこ
とができる。
第１図は本発明による加速演算回路の一実施例を示す図
であり、第２図は本実施例に適用される圧縮データを説
明するための図であり、第２図（ａ）が圧縮前の素デー
タを示す図、第２図（ｂ）が圧縮後のデータを示す図で
ある。 １、 ３． ５．１１．１３．１５．１９・・・データ
バス、２・・・生成多項式演算部、４・・・セレクタ部
、６・・・圧縮マーク検出部、？、８，９．２０・・・
ストローブ信号、１０・・・圧縮データ数ラッチ部、１
２・・・圧縮データラッチ部、１４・・・演算結果シフ
ト部、１６・・・加速演算マトリックス回路、２３．２
５非圧縮エリア、２４・・・圧縮エリア、２６．２７．
２Ｂ、 ３２．３３・・・数字データ、２９・・・圧縮
マーク、３０・・・数字データ内容、３１・・・数字デ
ータ連続数。
であり、第２図は本実施例に適用される圧縮データを説
明するための図であり、第２図（ａ）が圧縮前の素デー
タを示す図、第２図（ｂ）が圧縮後のデータを示す図で
ある。 １、 ３． ５．１１．１３．１５．１９・・・データ
バス、２・・・生成多項式演算部、４・・・セレクタ部
、６・・・圧縮マーク検出部、？、８，９．２０・・・
ストローブ信号、１０・・・圧縮データ数ラッチ部、１
２・・・圧縮データラッチ部、１４・・・演算結果シフ
ト部、１６・・・加速演算マトリックス回路、２３．２
５非圧縮エリア、２４・・・圧縮エリア、２６．２７．
２Ｂ、 ３２．３３・・・数字データ、２９・・・圧縮
マーク、３０・・・数字データ内容、３１・・・数字デ
ータ連続数。
Claims (1)
- 連続する同一データをそのデータとデータ連続数とに
圧縮した圧縮エリアと、非圧縮エリアとから成る圧縮デ
ータの巡回符号の演算を行う加速演算回路において、前
記非圧縮エリアのデータの巡回符号を生成多項式を用い
て演算する生成多項式演算部と、圧縮エリアのデータに
対してそのデータ及び連続数に応じた複数の巡回符号演
算結果を格納する加速演算マトリックス部と、前記圧縮
エリアを検出する検出部とを備え、前記検出部が圧縮エ
リアを検出したときは加速演算マトリックス部により巡
回符号の演算を行い、圧縮エリアと検出しないときは生
成多項式演算部により巡回符号の演算を行うことを特徴
とする加速演算回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140571A JP2624299B2 (ja) | 1988-06-09 | 1988-06-09 | 加速演算回路 |
| US07/362,221 US5093831A (en) | 1988-06-09 | 1989-06-06 | Fast calculation circuit for cyclic redundancy check code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140571A JP2624299B2 (ja) | 1988-06-09 | 1988-06-09 | 加速演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311623A true JPH01311623A (ja) | 1989-12-15 |
| JP2624299B2 JP2624299B2 (ja) | 1997-06-25 |
Family
ID=15271783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140571A Expired - Lifetime JP2624299B2 (ja) | 1988-06-09 | 1988-06-09 | 加速演算回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5093831A (ja) |
| JP (1) | JP2624299B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337319A (en) * | 1990-10-10 | 1994-08-09 | Fuji Xerox Co., Ltd. | Apparatus and method for reconfiguring an image processing system to bypass hardware |
| CA2131674A1 (en) * | 1993-09-10 | 1995-03-11 | Kalyan Ganesan | High performance error control coding in channel encoders and decoders |
| NL9402103A (nl) * | 1994-12-12 | 1996-07-01 | Nederland Ptt | Werkwijze en inrichtingen voor het in bewerkte vorm over een communicatiekanaal overdragen van data. |
| US5894486A (en) * | 1996-04-02 | 1999-04-13 | Nec Corporation | Coding/decoding apparatus |
| US5832490A (en) * | 1996-05-31 | 1998-11-03 | Siemens Medical Systems, Inc. | Lossless data compression technique that also facilitates signal analysis |
| US6519733B1 (en) * | 2000-02-23 | 2003-02-11 | International Business Machines Corporation | Method and apparatus for high integrity hardware memory compression |
| CN108781213B (zh) * | 2016-03-14 | 2020-08-14 | 华为技术有限公司 | 一种用于传输数据的方法、装置和系统 |
| CN112053735B (zh) * | 2019-06-05 | 2023-03-28 | 建兴储存科技(广州)有限公司 | 固态存储装置的重复数据处理方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175974A (ja) * | 1985-01-30 | 1986-08-07 | Hitachi Ltd | デ−タ圧縮復元方式 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4185190A (en) * | 1974-10-28 | 1980-01-22 | Compagnie Internationale pour L'Informatique, CII-Honeywell Bull (Societe Anonyme) | Data accumulation and compression apparatus |
| US3988677A (en) * | 1975-06-23 | 1976-10-26 | Nasa | Space communication system for compressed data with a concatenated Reed-Solomon-Viterbi coding channel |
| JPS5725046A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Cyclic redundancy check operating circuit |
| US4723244A (en) * | 1985-10-01 | 1988-02-02 | Harris Corporation | Method and apparatus for preserving the integrity of the error detection/correction word in a code word |
| US4723243A (en) * | 1985-12-02 | 1988-02-02 | Advanced Micro Devices, Inc. | CRC calculation machine with variable bit boundary |
| US4720831A (en) * | 1985-12-02 | 1988-01-19 | Advanced Micro Devices, Inc. | CRC calculation machine with concurrent preset and CRC calculation function |
| US4709367A (en) * | 1986-03-31 | 1987-11-24 | International Business Machines Corporation | Method and apparatus for distinguishing between diskettes in a diskette drive |
| US4771429A (en) * | 1986-09-18 | 1988-09-13 | Abbott Laboratories | Circuit combining functions of cyclic redundancy check code and pseudo-random number generators |
| US4809274A (en) * | 1986-09-19 | 1989-02-28 | M/A-Com Government Systems, Inc. | Digital audio companding and error conditioning |
| JPH0815263B2 (ja) * | 1986-12-12 | 1996-02-14 | 株式会社日立製作所 | データ圧縮復元方法 |
| US4899147A (en) * | 1988-06-03 | 1990-02-06 | Unisys Corporation | Data compression/decompression apparatus with throttle, start-up and backward read controls |
| US4929946A (en) * | 1989-02-09 | 1990-05-29 | Storage Technology Corporation | Adaptive data compression apparatus including run length encoding for a tape drive system |
-
1988
- 1988-06-09 JP JP63140571A patent/JP2624299B2/ja not_active Expired - Lifetime
-
1989
- 1989-06-06 US US07/362,221 patent/US5093831A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61175974A (ja) * | 1985-01-30 | 1986-08-07 | Hitachi Ltd | デ−タ圧縮復元方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5093831A (en) | 1992-03-03 |
| JP2624299B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723243A (en) | CRC calculation machine with variable bit boundary | |
| US6594796B1 (en) | Simultaneous processing for error detection and P-parity and Q-parity ECC encoding | |
| EP0230730A2 (en) | CRC calculation machines | |
| EP0278383B1 (en) | Error correction method using reed-solomon code | |
| EP0061345B1 (en) | Processing circuits for operating on digital data words which are elements of a galois field | |
| EP0226353A2 (en) | CRC calculation apparatus | |
| US4720831A (en) | CRC calculation machine with concurrent preset and CRC calculation function | |
| JPH01311623A (ja) | 加速演算回路 | |
| JPS632370B2 (ja) | ||
| US4498178A (en) | Data error correction circuit | |
| JPH0221180B2 (ja) | ||
| EP0723342A2 (en) | Error correction apparatus | |
| CN1139503A (zh) | 在位流和crc计算中建立单元边界的设备 | |
| JPH10135847A (ja) | Ａｔｍ通信装置の並列型ヘッダ誤り訂正回路およびヘッダ誤り訂正方法 | |
| JPH0964754A (ja) | 誤り検出符号生成回路 | |
| JPS623619B2 (ja) | ||
| JPH0680487B2 (ja) | 演算処理装置 | |
| JP2590840B2 (ja) | ランレングス符号化装置 | |
| JP2766876B2 (ja) | グリッチパターン検出回路 | |
| EP0169676A2 (en) | Improvements in and relating to data error detection | |
| JPS59139443A (ja) | コ−ド変換方式 | |
| KR19990061864A (ko) | 병렬 방식의 헤더 오류 제어값 계산 회로 | |
| JPS6020774B2 (ja) | 直列並列変換装置 | |
| JPS5968057A (ja) | シフト回路 | |
| JPH0832455A (ja) | エラー訂正システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |