JPH01311719A - トランジスタスイッチング回路 - Google Patents
トランジスタスイッチング回路Info
- Publication number
- JPH01311719A JPH01311719A JP63142910A JP14291088A JPH01311719A JP H01311719 A JPH01311719 A JP H01311719A JP 63142910 A JP63142910 A JP 63142910A JP 14291088 A JP14291088 A JP 14291088A JP H01311719 A JPH01311719 A JP H01311719A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- base
- input
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は電流入力型で特に鋭いスイッチング特性を必
要とするトランジスタスイッチング回路に関する。
要とするトランジスタスイッチング回路に関する。
(従来の技術)
電流信号を電圧に変換する回路としてトランジスタスイ
ッチング回路が使用されている。第4図は上記のような
目的で使用される従来のトランジスタスイッチング回路
を示す四路図である。
ッチング回路が使用されている。第4図は上記のような
目的で使用される従来のトランジスタスイッチング回路
を示す四路図である。
NPN )ランジスク11のベースとアース電位VSS
との間には抵抗30が挿入されている。この回路は入力
端子12に電流finが供給されると、抵抗30を介し
てアースに流れる電流により電圧降下が生じ、トランジ
スタ11のベース電位が上昇する。′すなわち、このト
ランジスタ11がシリコントランジスタとすれば、入力
端子finの値Iと抵抗30の抵抗値Rの積、つまり抵
抗30による電圧降下が約0.4Vを超えるとトランジ
スタ11はオンし始め、VSSに対しベース電位が約0
.6〜0.7Vで完全にオン状態となり、飽和状態にな
る。従って、I−0,6/Rを閾値としてトランジスタ
11はスイッチング動作をする。
との間には抵抗30が挿入されている。この回路は入力
端子12に電流finが供給されると、抵抗30を介し
てアースに流れる電流により電圧降下が生じ、トランジ
スタ11のベース電位が上昇する。′すなわち、このト
ランジスタ11がシリコントランジスタとすれば、入力
端子finの値Iと抵抗30の抵抗値Rの積、つまり抵
抗30による電圧降下が約0.4Vを超えるとトランジ
スタ11はオンし始め、VSSに対しベース電位が約0
.6〜0.7Vで完全にオン状態となり、飽和状態にな
る。従って、I−0,6/Rを閾値としてトランジスタ
11はスイッチング動作をする。
ところが、上記構成の回路では鋭いスイッチング動作が
できないという問題がある。トランジスタ11のベース
に入力電流finが供給されると、まず抵抗30に電流
が流れ、その電圧降下が所定の電圧を超えてからトラン
ジスタ11のベースに電流が流れ始める。そして、トラ
ンジスタ11はオンし始め、その後、入力電流finは
トランジスタ11のベースと抵抗30に分流する。ここ
で、トランジスタ11が完全にオン状態(飽和状態)に
なるにはベース電圧として約0.7V以上必要である。
できないという問題がある。トランジスタ11のベース
に入力電流finが供給されると、まず抵抗30に電流
が流れ、その電圧降下が所定の電圧を超えてからトラン
ジスタ11のベースに電流が流れ始める。そして、トラ
ンジスタ11はオンし始め、その後、入力電流finは
トランジスタ11のベースと抵抗30に分流する。ここ
で、トランジスタ11が完全にオン状態(飽和状態)に
なるにはベース電圧として約0.7V以上必要である。
よって、この電圧になるまでベース電流が指数関数的に
増加することになり、大きな入力電流が必要となる。
増加することになり、大きな入力電流が必要となる。
このように従来のトランジスタスイッチング回路の構成
では、入力電流が充分大きくならないうちにトランジス
タ11がオンし始めるため、入力電流の増加に対する出
力の変化が鈍く、スイッチング特性が悪いという欠点が
あった。また、電流増幅率によって閾値が変化するため
、設計が困難であった。
では、入力電流が充分大きくならないうちにトランジス
タ11がオンし始めるため、入力電流の増加に対する出
力の変化が鈍く、スイッチング特性が悪いという欠点が
あった。また、電流増幅率によって閾値が変化するため
、設計が困難であった。
(発明が解決しようとする課題)
このように従来の回路では、入力電流が充分に大きくな
らないうちからトランジスタのベースに電流が流れる。
らないうちからトランジスタのベースに電流が流れる。
このため、オンし始めてから飽和に至るまでの時間が長
く、消費電流が多くなるうえ、スイッチング特性が悪い
という問題がある。
く、消費電流が多くなるうえ、スイッチング特性が悪い
という問題がある。
また、トランジスタ特性(電流増幅率、ベース。
エミッタ間電圧)の変動によるばらつきがあり、設計し
にくいという問題もある。
にくいという問題もある。
この発明は上記事情を考慮し一〇なされたものであり、
その目的は入力電流の変化に対するスイッチング特性が
鋭(、また、閾値電流の設計が容易な電流入力型のトラ
ンジスタスイッチング回路を提供することにある。
その目的は入力電流の変化に対するスイッチング特性が
鋭(、また、閾値電流の設計が容易な電流入力型のトラ
ンジスタスイッチング回路を提供することにある。
[発明の構成]
(課題を解決するための手段)
この発明のトランジスタスイッチング回路はベースに入
力電流か供給されるスイッチング用のバイポーラトラン
ジスタと、入力側に一定のtaが供給され、出力端が上
記スイッチング用のバイポーラトランジスタのベースに
接続された一対のバイポーラトランジスタからなるカレ
ントミラー回路とから構成される。
力電流か供給されるスイッチング用のバイポーラトラン
ジスタと、入力側に一定のtaが供給され、出力端が上
記スイッチング用のバイポーラトランジスタのベースに
接続された一対のバイポーラトランジスタからなるカレ
ントミラー回路とから構成される。
(作用)
ベースψエミッタ間に挿入されたカレントミラー回路に
より、スイッチングトランジスタのベース電位は基準電
流とほぼ同じ電流が入力されるまでは低く保たれる。入
力電流が基準電流以上になるとカレントミラー回路内の
出力端トランジスタのコレクタ電位は急激に上昇し、つ
まりスイッチングトランジスタのベース電位が急激に上
昇し、スイッチングトランジスタのベースにも電流が流
れ、スイッチングトランジスタは急速にオン状態になり
飽和する。この結果、鋭いスイッチング特性が得られる
。
より、スイッチングトランジスタのベース電位は基準電
流とほぼ同じ電流が入力されるまでは低く保たれる。入
力電流が基準電流以上になるとカレントミラー回路内の
出力端トランジスタのコレクタ電位は急激に上昇し、つ
まりスイッチングトランジスタのベース電位が急激に上
昇し、スイッチングトランジスタのベースにも電流が流
れ、スイッチングトランジスタは急速にオン状態になり
飽和する。この結果、鋭いスイッチング特性が得られる
。
(実施例)
以下、図面を参照してこの発明を実施例により説明する
。
。
第1図はこの発明に係るトランジスタスイッチング回路
の構成を示す回路図である。スイッチングトランジスタ
であるNPN トランジスタ11のベースには入力端子
12が接続されている。また、トランジスタ11のエミ
ッタは接地され、コレクタは出力端子13になっている
。この出力端子13は負荷抵抗14を介して電源電圧v
ecに接続される。−方、トランジスタ11のベースに
はカレントミラー回路15が接続されている。カレント
ミラー回路15はベースが共通に接続された2個のNP
N )ランジスタIG、 17から構成され、トランジ
スタ17のベース、コレクタ間は短絡され、両トランジ
スタ16゜17のエミッタは共に接地されている。カレ
ントミラー回路15内の入力側のトランジスタ17のコ
レクタには定電流源18から出力される一定の基準電流
が供給され、出力側のトランジスタ16のコレクタは上
記トランジスタ11のベースに接続されている。
の構成を示す回路図である。スイッチングトランジスタ
であるNPN トランジスタ11のベースには入力端子
12が接続されている。また、トランジスタ11のエミ
ッタは接地され、コレクタは出力端子13になっている
。この出力端子13は負荷抵抗14を介して電源電圧v
ecに接続される。−方、トランジスタ11のベースに
はカレントミラー回路15が接続されている。カレント
ミラー回路15はベースが共通に接続された2個のNP
N )ランジスタIG、 17から構成され、トランジ
スタ17のベース、コレクタ間は短絡され、両トランジ
スタ16゜17のエミッタは共に接地されている。カレ
ントミラー回路15内の入力側のトランジスタ17のコ
レクタには定電流源18から出力される一定の基準電流
が供給され、出力側のトランジスタ16のコレクタは上
記トランジスタ11のベースに接続されている。
なお、上記各トランジスタはすべてシリコントランジス
タであるとする。
タであるとする。
ト記構成の回路において入力端子12に入力電流1in
が供給されると電流finは、まずカレントミラー回路
15内のトランジスタ16のコレクタに流れ込む。カレ
ントミラー回路15では定電流源18で与えられる基/
$電流分だけトランジスタ1Gのコレクタに電流Iin
を流すことができる。その後、電流1inが基弗電流を
超えるとトランジスタ11のベースにも流れるようにな
り、カレントミラー回路15内のトランジスタ16のコ
レクタ、エミッタ間に発生ずる電圧降下により、トラン
ジスタIlのベース電位が急激に上昇し、トランジスタ
11は急速にオン状態になり、飽和に至る。
が供給されると電流finは、まずカレントミラー回路
15内のトランジスタ16のコレクタに流れ込む。カレ
ントミラー回路15では定電流源18で与えられる基/
$電流分だけトランジスタ1Gのコレクタに電流Iin
を流すことができる。その後、電流1inが基弗電流を
超えるとトランジスタ11のベースにも流れるようにな
り、カレントミラー回路15内のトランジスタ16のコ
レクタ、エミッタ間に発生ずる電圧降下により、トラン
ジスタIlのベース電位が急激に上昇し、トランジスタ
11は急速にオン状態になり、飽和に至る。
第2図はトランジスタ11の出力特性を示している。こ
こで、トランジスタ11の出力端子13に接続された抵
抗14を1にΩ、電源電圧VCCをIOVとした場合の
この発明の回路のスイッチング特性の波形図を同図中の
実線で示し、従来回路のスイッチング特性の波形図を同
図中の破線で示している。この図からもわかるように出
力のコレクタ電位Voutのスイッチング特性は従来の
ものに比べて非常に鋭くなっている。
こで、トランジスタ11の出力端子13に接続された抵
抗14を1にΩ、電源電圧VCCをIOVとした場合の
この発明の回路のスイッチング特性の波形図を同図中の
実線で示し、従来回路のスイッチング特性の波形図を同
図中の破線で示している。この図からもわかるように出
力のコレクタ電位Voutのスイッチング特性は従来の
ものに比べて非常に鋭くなっている。
従来の回路では、第4図中の抵抗19を700Ωとし、
トランジスタIIとして電流増幅率的120のシリコン
トランジスタを用いたもので、抵抗19に流れる電流が
1mAになり、ベース電位が067Vになるとトランジ
スタ11がオンするように設計されている。この条件に
おいて、第2図中の破線に示すように約0.73mAの
入力電流でコレクタ電位Voutが下がり始め(図中A
点)、飽和状態になるためには約1.23mAの入力電
流が必要になる(図中り点)。従って、トランジスタ1
1のベースに1mAより大きな電流が流れないと飽和状
態にならないことがわかる。
トランジスタIIとして電流増幅率的120のシリコン
トランジスタを用いたもので、抵抗19に流れる電流が
1mAになり、ベース電位が067Vになるとトランジ
スタ11がオンするように設計されている。この条件に
おいて、第2図中の破線に示すように約0.73mAの
入力電流でコレクタ電位Voutが下がり始め(図中A
点)、飽和状態になるためには約1.23mAの入力電
流が必要になる(図中り点)。従って、トランジスタ1
1のベースに1mAより大きな電流が流れないと飽和状
態にならないことがわかる。
他方、この発明の回路では、トランジスタ11がオンし
始めるのは入力電流Iinが約0.97mA(図中B点
)であり、約1mAで飽和状態に入っている(図中C点
)。なお、この構成の回路において、定電流源18で与
えられる基準電流は1mAとしている。
始めるのは入力電流Iinが約0.97mA(図中B点
)であり、約1mAで飽和状態に入っている(図中C点
)。なお、この構成の回路において、定電流源18で与
えられる基準電流は1mAとしている。
このように、この発明のトランジスタスイッチング回路
では、トランジスタtiのベースに入力電流finが分
流して流れる時点で、トランジスタ11のベース、エミ
ッタ間に充分な電圧が得られるため、トランジスタ11
の電流増幅率のばらつきにも影響されにくい。また、従
来のようにベースに大きな入力電流を流すことな(鋭い
スイッチング特性が得られる。
では、トランジスタtiのベースに入力電流finが分
流して流れる時点で、トランジスタ11のベース、エミ
ッタ間に充分な電圧が得られるため、トランジスタ11
の電流増幅率のばらつきにも影響されにくい。また、従
来のようにベースに大きな入力電流を流すことな(鋭い
スイッチング特性が得られる。
第3図はこの発明の他の実施例による構成の回路図であ
る。この実施例回路では前記第1図の実施例回路中のN
PN トランジスタの代わりにPNPトランジスタを使
用するようにしたものである。すなわち、PNPトラン
ジスタ21のベースには入力端子22が接続され、トラ
ンジスタ21のエミッタは電源電圧VCCに接続され、
コレクタは出力端子23になっている。この出力端子2
3は負荷抵抗24を介して接地される。一方、トランジ
スタ21のベースにはカレントミラー回路25が接続さ
れている。カレントミラー回路25はベースが共通に接
続された2個のPNP トランジスタ28.27から構
成され、トランジスタ27のベース、コレクタ間は短絡
され、両トランジスタ28.27のエミッタは共に電源
電圧VCCに接続されている。カレントミラー回路25
内の入力端のトランジスタ27のコレクタには定電流源
28により、接地電圧VSSに一定の基準電流が供給さ
れ、出力側のトランジスタ26のコレクタは上記トラン
ジスタ21のベースに接続されている。なお、上記各ト
ランジスタはすべてシリコントランジスタであるとする
。
る。この実施例回路では前記第1図の実施例回路中のN
PN トランジスタの代わりにPNPトランジスタを使
用するようにしたものである。すなわち、PNPトラン
ジスタ21のベースには入力端子22が接続され、トラ
ンジスタ21のエミッタは電源電圧VCCに接続され、
コレクタは出力端子23になっている。この出力端子2
3は負荷抵抗24を介して接地される。一方、トランジ
スタ21のベースにはカレントミラー回路25が接続さ
れている。カレントミラー回路25はベースが共通に接
続された2個のPNP トランジスタ28.27から構
成され、トランジスタ27のベース、コレクタ間は短絡
され、両トランジスタ28.27のエミッタは共に電源
電圧VCCに接続されている。カレントミラー回路25
内の入力端のトランジスタ27のコレクタには定電流源
28により、接地電圧VSSに一定の基準電流が供給さ
れ、出力側のトランジスタ26のコレクタは上記トラン
ジスタ21のベースに接続されている。なお、上記各ト
ランジスタはすべてシリコントランジスタであるとする
。
上記構成の回路では入力端子22から流れ出る入力端子
が定電流源25の基準電流以上になるとトランジスタ2
1がオンし、前記第1図の実施例回路と同様に鋭いスイ
ッチング特性が得られる。
が定電流源25の基準電流以上になるとトランジスタ2
1がオンし、前記第1図の実施例回路と同様に鋭いスイ
ッチング特性が得られる。
なお、上記各実施例ではトランジスタとしてシリコント
ランジスタを用いる場合について説明したが、これはシ
リコンに限らず、Ge、GaAs等を′用いたバイポー
ラトランジスタを使用するようにしてもよい。
ランジスタを用いる場合について説明したが、これはシ
リコンに限らず、Ge、GaAs等を′用いたバイポー
ラトランジスタを使用するようにしてもよい。
さらに、カレントミラー回路及び定電流源は種々の変形
が可能であることは言うまでもない。また、カレントミ
ラー回路の入出力電流比を決定するトランジスタのエミ
ッタサイズの比は1対1に限らず任意に設定できる。ま
た、スイッチングするトランジスタ11.21の閾値に
合わせてカレントミラー回路の出力電流を調整すること
ができるので設計も容易である。
が可能であることは言うまでもない。また、カレントミ
ラー回路の入出力電流比を決定するトランジスタのエミ
ッタサイズの比は1対1に限らず任意に設定できる。ま
た、スイッチングするトランジスタ11.21の閾値に
合わせてカレントミラー回路の出力電流を調整すること
ができるので設計も容易である。
[発明の効果]
以上説明したようにこの発明によれば、人力電流の変化
に対するスイッチング特性が鋭く、また、閾値電流の設
計が容易な電流入力型のトランジスタスイッチング回路
が提供できる。
に対するスイッチング特性が鋭く、また、閾値電流の設
計が容易な電流入力型のトランジスタスイッチング回路
が提供できる。
第1図はこの発明の一実施例による構成の回路図、第2
図は第1F;!J回路の動作波形図、第3図はこの発明
の他の実施例による構成の回路図、第4図は従来のトラ
ンジスタスイッチング回路の構成を示す回路図である。 子、13・・・出力端子、14・・・負荷抵抗、15・
・カレントミラー回路、18・・・定電流源。 出願人代理人 弁理士 鈴江武彦 第1図 第2図
図は第1F;!J回路の動作波形図、第3図はこの発明
の他の実施例による構成の回路図、第4図は従来のトラ
ンジスタスイッチング回路の構成を示す回路図である。 子、13・・・出力端子、14・・・負荷抵抗、15・
・カレントミラー回路、18・・・定電流源。 出願人代理人 弁理士 鈴江武彦 第1図 第2図
Claims (1)
- 【特許請求の範囲】 ベースに入力電流が供給されるスイッチング用のバイ
ポーラトランジスタと、 入力側に一定の電流が供給され、出力端が上記スイッチ
ング用のバイポーラトランジスタのベースに接続された
一対のバイポーラトランジスタからなるカレントミラー
回路と を具備したことを特徴とするトランジスタスイッチング
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142910A JPH01311719A (ja) | 1988-06-10 | 1988-06-10 | トランジスタスイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142910A JPH01311719A (ja) | 1988-06-10 | 1988-06-10 | トランジスタスイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01311719A true JPH01311719A (ja) | 1989-12-15 |
Family
ID=15326460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63142910A Pending JPH01311719A (ja) | 1988-06-10 | 1988-06-10 | トランジスタスイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01311719A (ja) |
-
1988
- 1988-06-10 JP JP63142910A patent/JPH01311719A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05300726A (ja) | 電力トランジスタをターン・オン及びターン・オフさせる回路 | |
| US5789955A (en) | Current slew rate limiter | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| JPH01277019A (ja) | シュミット―トリガ回路 | |
| JPH01311719A (ja) | トランジスタスイッチング回路 | |
| JPS6052380B2 (ja) | 両極性電圧検出回路 | |
| US5764105A (en) | Push-pull output circuit method | |
| JPH0230902Y2 (ja) | ||
| JPH05235662A (ja) | 定電流発生回路 | |
| JPS5827696B2 (ja) | デンシスイツチカイロ | |
| JP2914145B2 (ja) | パルス出力回路 | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPH09134223A (ja) | 絶対温度比例電流生成回路およびその集積回路 | |
| JPS5834809Y2 (ja) | Agc回路 | |
| JPS60117818A (ja) | アナログ信号切換回路装置 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0513064Y2 (ja) | ||
| JPS63304706A (ja) | リミタ増幅回路 | |
| JPH0746974Y2 (ja) | 温度補償バイアス回路 | |
| JPS6034849B2 (ja) | ミユ−テイング回路 | |
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPS6032941B2 (ja) | コンパレ−タ回路 | |
| JPH02195720A (ja) | インターフェイス回路 |