JPH0230902Y2 - - Google Patents
Info
- Publication number
- JPH0230902Y2 JPH0230902Y2 JP1981028760U JP2876081U JPH0230902Y2 JP H0230902 Y2 JPH0230902 Y2 JP H0230902Y2 JP 1981028760 U JP1981028760 U JP 1981028760U JP 2876081 U JP2876081 U JP 2876081U JP H0230902 Y2 JPH0230902 Y2 JP H0230902Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- circuit
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は低電圧（2V以下）で開閉がなされ、
且つ2V以下の入力信号電圧を伝送するアナル
グ・スイツチ回路等に好適な被制御機能を具えた
差動増幅器に関する。本考案の差動増幅器は、信
号の伝送及び遮断を行う為の制御信号に基づき制
御されており、制御信号によつて差動増幅器に入
力された2V以下の信号電圧を出力するものであ
る。
且つ2V以下の入力信号電圧を伝送するアナル
グ・スイツチ回路等に好適な被制御機能を具えた
差動増幅器に関する。本考案の差動増幅器は、信
号の伝送及び遮断を行う為の制御信号に基づき制
御されており、制御信号によつて差動増幅器に入
力された2V以下の信号電圧を出力するものであ
る。
第１図の一実施例は差動増幅器の一応用例であ
るボルテージホロワ回路であつて、その入力端に
低電圧（2V以下）の入力電圧が供給され、制御
信号によつてボルテージホロワ回路が動作する
と、その出力端から入力電圧と等しい電圧を出力
するようになされている。
るボルテージホロワ回路であつて、その入力端に
低電圧（2V以下）の入力電圧が供給され、制御
信号によつてボルテージホロワ回路が動作する
と、その出力端から入力電圧と等しい電圧を出力
するようになされている。
斯る回路にあつては、差動増幅器の電流源回路
にスイツチ回路が接続され、多段にトランジスタ
が縦続接続され、且つ、NPN型のトランジスタ
差動対から構成された差動増幅器である為に、ト
ランジスタのベース・エミツタ間電圧（約0.7V）
やコレクタ・エミツタ飽和電圧（約0.2V）によ
つて、その入力端子のスレツシヨールドレベルが
高くなる傾向にある。このような差動増幅器にあ
つては、差動対を形成するNPNトランジスタの
ベースに2V以下の低電圧が入力された場合は、
動作しない場合が生じる。
にスイツチ回路が接続され、多段にトランジスタ
が縦続接続され、且つ、NPN型のトランジスタ
差動対から構成された差動増幅器である為に、ト
ランジスタのベース・エミツタ間電圧（約0.7V）
やコレクタ・エミツタ飽和電圧（約0.2V）によ
つて、その入力端子のスレツシヨールドレベルが
高くなる傾向にある。このような差動増幅器にあ
つては、差動対を形成するNPNトランジスタの
ベースに2V以下の低電圧が入力された場合は、
動作しない場合が生じる。
本考案の被制御機能を具えた差動増幅器は、上
述に鑑みなされたもので、低い入力電圧であつて
も制御信号に応じて動作する回路を提供する。
述に鑑みなされたもので、低い入力電圧であつて
も制御信号に応じて動作する回路を提供する。
以下、本考案の被制御機能を具えた差動増幅器
に就いて説明する。
に就いて説明する。
第１図に於て、１は入力端子，２は電源端子，
３は出力端子，４は制御端子，５はインジエクタ
ーである。Ａは差動増幅器であり、NPN型のト
ランジスタ１２，１３からなるトランジスタ差動
対と、トランジスタ１４，１５からなる能動負荷
回路６と、トランジスタ１０と抵抗２３とからな
る電流源回路Ｃから構成されている。Ｂは差動増
幅器Ａの入力段に付加されたレベルシフト回路で
あり、トランジスタ７，８は電流ミラー回路６を
形成している。Ｄはトランジスタ１９，２０から
なるインテグレーテツドインジエクシヨンロジツ
ク（INTEGRATED INJECTION LOGIC 以
下ILと略記する。）であつてスイツチ回路であ
る。また、差動増幅器Ａはトランジスタ１６によ
つてボルテージホロワ回路を形成している。電流
源トランジスタ９，１０，１１は直流電圧源２１
によつてバイアスされ、２２，２３，２４はエミ
ツタ抵抗である。
３は出力端子，４は制御端子，５はインジエクタ
ーである。Ａは差動増幅器であり、NPN型のト
ランジスタ１２，１３からなるトランジスタ差動
対と、トランジスタ１４，１５からなる能動負荷
回路６と、トランジスタ１０と抵抗２３とからな
る電流源回路Ｃから構成されている。Ｂは差動増
幅器Ａの入力段に付加されたレベルシフト回路で
あり、トランジスタ７，８は電流ミラー回路６を
形成している。Ｄはトランジスタ１９，２０から
なるインテグレーテツドインジエクシヨンロジツ
ク（INTEGRATED INJECTION LOGIC 以
下ILと略記する。）であつてスイツチ回路であ
る。また、差動増幅器Ａはトランジスタ１６によ
つてボルテージホロワ回路を形成している。電流
源トランジスタ９，１０，１１は直流電圧源２１
によつてバイアスされ、２２，２３，２４はエミ
ツタ抵抗である。
差動増幅器Ａの動作について説明する。差動増
幅器Ａの電流源回路Ｃは、スイツチ回路を形成す
るトランジスタ２０のコレクタに接続され、スイ
ツチ回路Ｄの動作によつて差動増幅器Ａが能動或
いは遮断状態となる。制御端子４に印加される信
号によつてインジエクタ５から流入した電流がト
ランジスタ２０に流れ込めば、トランジスタ２０
はオンとなり、差動増幅器Ａは能動状態となる。
逆に、インジエクタ５からの電流が制御端子４側
に流れ込めば、トランジスタ２０はオフとなり、
差動増幅器Ａが遮断状態となり、スイツチ回路Ｄ
を介して差動増幅器Ａが制御される。しかし、ト
ランジスタ１０がオフとなつたとしても、トラン
ジスタ９，１１は、オン状態に保持されている。
幅器Ａの電流源回路Ｃは、スイツチ回路を形成す
るトランジスタ２０のコレクタに接続され、スイ
ツチ回路Ｄの動作によつて差動増幅器Ａが能動或
いは遮断状態となる。制御端子４に印加される信
号によつてインジエクタ５から流入した電流がト
ランジスタ２０に流れ込めば、トランジスタ２０
はオンとなり、差動増幅器Ａは能動状態となる。
逆に、インジエクタ５からの電流が制御端子４側
に流れ込めば、トランジスタ２０はオフとなり、
差動増幅器Ａが遮断状態となり、スイツチ回路Ｄ
を介して差動増幅器Ａが制御される。しかし、ト
ランジスタ１０がオフとなつたとしても、トラン
ジスタ９，１１は、オン状態に保持されている。
電流源トランジスタ９，１０，１１は等しい直
流電圧２１によつてバイアスされており、抵抗２
２，２３，２４が等しい抵抗値であるので、等し
い電流が電流源トランジスタ９，１０，１１のコ
レクタ電流I1，I2，I3として流れる。コレクタ電
流I1はトランジスタ７，８からなる電流ミラー回
路６を介して供給されるので、コレクタ電流I1と
等しいミラー電流I4がトランジスタ７のコレクタ
電流として流れる。従つて、ミラー電流I4とコレ
クタ電流I3は等しい電流が流れている。
流電圧２１によつてバイアスされており、抵抗２
２，２３，２４が等しい抵抗値であるので、等し
い電流が電流源トランジスタ９，１０，１１のコ
レクタ電流I1，I2，I3として流れる。コレクタ電
流I1はトランジスタ７，８からなる電流ミラー回
路６を介して供給されるので、コレクタ電流I1と
等しいミラー電流I4がトランジスタ７のコレクタ
電流として流れる。従つて、ミラー電流I4とコレ
クタ電流I3は等しい電流が流れている。
差動増幅器Ａはボルテージホロワ回路を形成し
ており、その入力信号は入力トランジスタ１８の
ベースに供給され、電流ミラー回路６から電流を
引き込む。トランジスタ７のコレクタ電流はダイ
オード接続したトランジスタ８に流れる電流値に
等しいミラー電流が流れ、信号成分に相当するベ
ース電流がトランジスタ１２のベースに供給され
差動増幅器Ａを駆動する。差動増幅器Ａはボルテ
ージホロワ回路を形成しているので、トランジス
タ１２，１３のベース電極の電位は等しくなる。
また、トランジスタ１７は入力電圧と出力電圧の
バランスを取る為にトランジスタ１８に対応して
付加されている。
ており、その入力信号は入力トランジスタ１８の
ベースに供給され、電流ミラー回路６から電流を
引き込む。トランジスタ７のコレクタ電流はダイ
オード接続したトランジスタ８に流れる電流値に
等しいミラー電流が流れ、信号成分に相当するベ
ース電流がトランジスタ１２のベースに供給され
差動増幅器Ａを駆動する。差動増幅器Ａはボルテ
ージホロワ回路を形成しているので、トランジス
タ１２，１３のベース電極の電位は等しくなる。
また、トランジスタ１７は入力電圧と出力電圧の
バランスを取る為にトランジスタ１８に対応して
付加されている。
本考案に係る被制御機能を具えたボルテージホ
ロワ回路は、制御端子４に入力される信号に基づ
きボルテージホロワ回路が駆動する回路である。
入力端子１に供給される入力電圧と等しい電位を
有する出力電圧が出力端子３から出力される。
ロワ回路は、制御端子４に入力される信号に基づ
きボルテージホロワ回路が駆動する回路である。
入力端子１に供給される入力電圧と等しい電位を
有する出力電圧が出力端子３から出力される。
本考案の差動増幅器は、I2Lで差動増幅器Ａの
電流源を制御する点と、差動増幅器Ａの入力段に
レベルシフト回路Ｂが付加されている点と、更
に、差動増幅回路がボルテージホロワ回路を形成
している点と、また、ボルテージホロワ回路の出
力段にダイオード接続したトランジスタ１７が接
続されている点、レベルシフト回路、差動増幅器
及び出力段の夫々の電流源用トランジスタが同一
の電圧源でバイアスされている点、スイツチ回路
によつて差動増幅器の電流源回路をオン・オフさ
せてもレベルシフト回路と出力段の電流源用トラ
ンジスタは保持されている点に特徴がある。
電流源を制御する点と、差動増幅器Ａの入力段に
レベルシフト回路Ｂが付加されている点と、更
に、差動増幅回路がボルテージホロワ回路を形成
している点と、また、ボルテージホロワ回路の出
力段にダイオード接続したトランジスタ１７が接
続されている点、レベルシフト回路、差動増幅器
及び出力段の夫々の電流源用トランジスタが同一
の電圧源でバイアスされている点、スイツチ回路
によつて差動増幅器の電流源回路をオン・オフさ
せてもレベルシフト回路と出力段の電流源用トラ
ンジスタは保持されている点に特徴がある。
また、スイツチ回路ＤがI2L素子で形成されて
いるが、例えば、トランジスタのみのスイツチ回
路であつても、2V以下の低電圧の入力電圧の伝
送に対して同様の効果を有することは明らかであ
る。
いるが、例えば、トランジスタのみのスイツチ回
路であつても、2V以下の低電圧の入力電圧の伝
送に対して同様の効果を有することは明らかであ
る。
本考案の回路は、第１図の実施例のような差動
増幅器の電流源I2L素子のようなスイツチ回路が
付加され、縦に多数のトランジスタが縦続接続さ
れている差動増幅器に適したものであつて、スレ
ツシヨールドレベルの高い差動増幅器に適した回
路である。このような差動増幅器であつても、差
動増幅器の入力段に電流ミラー回路とPNPトラ
ンジスタから構成されたレベルシフト回路と、差
動増幅器の入力段と出力段に等しい電流値のコレ
クタ電流を流すことによつて2V以下の入力電圧
を伝送できる優れた差動増幅器を提供することが
できる。
増幅器の電流源I2L素子のようなスイツチ回路が
付加され、縦に多数のトランジスタが縦続接続さ
れている差動増幅器に適したものであつて、スレ
ツシヨールドレベルの高い差動増幅器に適した回
路である。このような差動増幅器であつても、差
動増幅器の入力段に電流ミラー回路とPNPトラ
ンジスタから構成されたレベルシフト回路と、差
動増幅器の入力段と出力段に等しい電流値のコレ
クタ電流を流すことによつて2V以下の入力電圧
を伝送できる優れた差動増幅器を提供することが
できる。
無論、差動増幅器の入力段のレベルシフト回路
と出力段が動作状態を保持した状態で、差動増幅
器のみをスイツチ回路でオン・オフさせるように
なされているので、その入力段及び出力段の直流
レベルが急激に変動することがなく、ポツプノイ
ズ等の発生を防ぐことが可能である。
と出力段が動作状態を保持した状態で、差動増幅
器のみをスイツチ回路でオン・オフさせるように
なされているので、その入力段及び出力段の直流
レベルが急激に変動することがなく、ポツプノイ
ズ等の発生を防ぐことが可能である。
第１図は本考案に係る被制御機能を具えた差動
増幅器の回路図である。 Ａ……差動増幅器、Ｂ……レベルシフト回路、
Ｃ……電流源回路、Ｄ…スイツチ回路。
増幅器の回路図である。 Ａ……差動増幅器、Ｂ……レベルシフト回路、
Ｃ……電流源回路、Ｄ…スイツチ回路。
Claims (1)
- 第１と第２のNPNトランジスタから構成され
たトランジスタ差動対とその共通接続されたエミ
ツタに接続された第１の電流源用トランジスタと
該第１の電流源用トランジスタに縦続接続された
スイツチ回路とからなる差動増幅器、該トランジ
スタ差動対の第１のNPNトランジスタのベース
に第１のPNPトランジスタのエミツタと電流ミ
ラー回路の出力段が接続され、該電流ミラー回路
のバイアス段が第２の電流源用トランジスタに接
続されたレベルシフト回路、該トランジスタ差動
対の第２のNPNトランジスタにボルテージホロ
ワ回路を形成するようにトランジスタが接続さ
れ、該第２のNPNトランジスタのベースに第２
のPNPトランジスタのエミツタが接続され、且
つ該第２のPNPトランジスタのベース・コレク
タに第３の電流源用トランジスタが接続されてな
る該差動増幅器の出力段、及び該第１乃至第３の
電流源用トランジスタのベースに接続された電圧
源から構成されたことを特徴とする被制御機能を
具えた差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981028760U JPH0230902Y2 (ja) | 1981-03-02 | 1981-03-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981028760U JPH0230902Y2 (ja) | 1981-03-02 | 1981-03-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57143711U JPS57143711U (ja) | 1982-09-09 |
| JPH0230902Y2 true JPH0230902Y2 (ja) | 1990-08-21 |
Family
ID=29826393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981028760U Expired JPH0230902Y2 (ja) | 1981-03-02 | 1981-03-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0230902Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8403819A (nl) * | 1984-12-17 | 1986-07-16 | Philips Nv | Schakelinrichting voor het onderdrukken van een signaal. |
| JP2781850B2 (ja) * | 1988-08-06 | 1998-07-30 | 三菱電機株式会社 | 利得可変増幅回路 |
| JP2697273B2 (ja) * | 1990-09-18 | 1998-01-14 | 日本電気株式会社 | 差動増幅回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5178970A (ja) * | 1974-12-30 | 1976-07-09 | Fujitsu Ltd | |
| JPS55133110A (en) * | 1979-04-04 | 1980-10-16 | Pioneer Electronic Corp | Integrated circuit device |
-
1981
- 1981-03-02 JP JP1981028760U patent/JPH0230902Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57143711U (ja) | 1982-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| US5563534A (en) | Hysteresis comparator circuit for operation with a low voltage power supply | |
| JPH0449287B2 (ja) | ||
| HK86791A (en) | Cascode current source arrangement | |
| US4687984A (en) | JFET active load input stage | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| US6316995B1 (en) | Input stage for constant gm amplifier circuit and method | |
| JPH0480406B2 (ja) | ||
| JPH0432571B2 (ja) | ||
| US6154063A (en) | Class AB emitter follower buffers | |
| JPH0212049B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2537235B2 (ja) | 定電流回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JPS6218979Y2 (ja) | ||
| JP2585098B2 (ja) | バイポーラ論理素子のインターフェース | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0513064Y2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0342522B2 (ja) | ||
| JPH0522275B2 (ja) | ||
| JPS6211528B2 (ja) |