JPH01312837A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01312837A JPH01312837A JP14431388A JP14431388A JPH01312837A JP H01312837 A JPH01312837 A JP H01312837A JP 14431388 A JP14431388 A JP 14431388A JP 14431388 A JP14431388 A JP 14431388A JP H01312837 A JPH01312837 A JP H01312837A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- integrated circuit
- film
- semiconductor substrate
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特に半導体基板上に形成された
集積回路を保護するパッシベーション膜の構造に関する
。
集積回路を保護するパッシベーション膜の構造に関する
。
従来より半導体デバイスへのコンタミネーション等の侵
入を防止し、デバイスの信頼性を高めるために、半導体
デバイスの表面上にバッジベージコン膜を形成している
。このパッシベーション膜はウェハ状態での最終工程に
おいて形成されるものであり、このパッシベーション膜
によりパッケージング工程および使用環境下において半
導体デバイスを閤械的、化学的に保護している。このよ
うなパッシベーション膜としては、従来より窒化膜と酸
化膜とが一般的に用いられている。
入を防止し、デバイスの信頼性を高めるために、半導体
デバイスの表面上にバッジベージコン膜を形成している
。このパッシベーション膜はウェハ状態での最終工程に
おいて形成されるものであり、このパッシベーション膜
によりパッケージング工程および使用環境下において半
導体デバイスを閤械的、化学的に保護している。このよ
うなパッシベーション膜としては、従来より窒化膜と酸
化膜とが一般的に用いられている。
しかしながら、窒化膜のみをパッシベーション膜として
採用した場合あるいは酸化膜のみをパッシベーション膜
として採用した場合には、それぞれ以Ｆのような欠点を
有している。
採用した場合あるいは酸化膜のみをパッシベーション膜
として採用した場合には、それぞれ以Ｆのような欠点を
有している。
すなわち窒化膜を採用した場合には１．窒化膜の誘電率
が比較的高いため、半導体デバイスの縮小化に伴い配線
間の寄生容量が大きくなる等によりデバイスの特性に悪
影響を及ぼす。また、窒化膜を形成した際、窒化膜中に
比較的大きな残留ストレスが発生する。そして、このス
トレスが半導体デバイスに作用するので、上記と同様に
デバイスの特性に悪影響を及ぼす。
が比較的高いため、半導体デバイスの縮小化に伴い配線
間の寄生容量が大きくなる等によりデバイスの特性に悪
影響を及ぼす。また、窒化膜を形成した際、窒化膜中に
比較的大きな残留ストレスが発生する。そして、このス
トレスが半導体デバイスに作用するので、上記と同様に
デバイスの特性に悪影響を及ぼす。
一方、酸化膜を採用した場合には、酸化膜は、窒化膜に
比べその誘電率は低くまた膜ス１−レスも小ざいことか
ら、誘電率と膜ストレスの観点では窒化膜よりも有効で
はあるが、耐湿性や外部からのコンタミネーシ」ン（Ｎ
ａ等）に対するバリア効！！！等は、窒化膜に比べ劣る
。したがって、バッジベージ〕ン膜を酸化膜のみで構成
した場合にも、半導体Ｙバイスの信頼性が低下するとい
う問題がある。
比べその誘電率は低くまた膜ス１−レスも小ざいことか
ら、誘電率と膜ストレスの観点では窒化膜よりも有効で
はあるが、耐湿性や外部からのコンタミネーシ」ン（Ｎ
ａ等）に対するバリア効！！！等は、窒化膜に比べ劣る
。したがって、バッジベージ〕ン膜を酸化膜のみで構成
した場合にも、半導体Ｙバイスの信頼性が低下するとい
う問題がある。
そこで゛、第４図に示すように、バッジベージコン膜を
酸化膜と窒化膜の二層構成にすることが提案されている
。第４図はこの提案例にかかる半導体装置を示づ図Ｃ゛
あり、パッケージングされた半導体装ＩＮの一部断面を
示すらのである。同図に示すように、￥導体１．を根１
上に形成された集積回路部２を覆うように集積回路部２
上から半導体基板１上にかけて酸化膜３ａが形成されて
おり、さらにこの酸化膜３ａ上に窒化膜３ｂが形成され
ている。そして、半導体基板１．酎化模３ａおよび窒化
膜３ｂを覆うようにパッケージ樹脂４が形成されている
。なお、説明−トの配慮から同図には、集積回路部２と
してフィールド酸化膜２ａ９層間絶縁膜２［）、アルミ
配線２Ｃのみを明示している。
酸化膜と窒化膜の二層構成にすることが提案されている
。第４図はこの提案例にかかる半導体装置を示づ図Ｃ゛
あり、パッケージングされた半導体装ＩＮの一部断面を
示すらのである。同図に示すように、￥導体１．を根１
上に形成された集積回路部２を覆うように集積回路部２
上から半導体基板１上にかけて酸化膜３ａが形成されて
おり、さらにこの酸化膜３ａ上に窒化膜３ｂが形成され
ている。そして、半導体基板１．酎化模３ａおよび窒化
膜３ｂを覆うようにパッケージ樹脂４が形成されている
。なお、説明−トの配慮から同図には、集積回路部２と
してフィールド酸化膜２ａ９層間絶縁膜２［）、アルミ
配線２Ｃのみを明示している。
」−記のようにバッジベージコン膜３を酸化膜３ａと窒
化膜３ｂの２層橋造とする方法の概要は以下のとおりで
ある。まず、半導体基板１上に集積回路部２を形成した
後、全面に酸化層（図示省略）を形成する。そして、所
定のパターンニングが施されたマスク（図示省略）を用
い（゛適当に■ツブーングすることにより酸化膜３ａを
形成する。その（Ｑ、全面に窒化層（図示省略）を形成
し、上記と同一のマスクを用いて適当にエツチングする
ことにより窒化膜３ｂを形成づる。
化膜３ｂの２層橋造とする方法の概要は以下のとおりで
ある。まず、半導体基板１上に集積回路部２を形成した
後、全面に酸化層（図示省略）を形成する。そして、所
定のパターンニングが施されたマスク（図示省略）を用
い（゛適当に■ツブーングすることにより酸化膜３ａを
形成する。その（Ｑ、全面に窒化層（図示省略）を形成
し、上記と同一のマスクを用いて適当にエツチングする
ことにより窒化膜３ｂを形成づる。
（発明が解決しようとする課題）
提案にかかる半導体装置は以上のように構成されている
ので、パッケージ樹脂４と酸化膜３ａとが）３する領域
５が形成されており、この領域５を介してパッケージ樹
脂４中に含まれているＮａやＦ（２ｏが酸化膜３ａに侵
入し、さらに酸化膜３ａを通過して集積回路部２にＦ）
入する。そのため、半導体デバイスの信頼性が低下する
という問題があった。
ので、パッケージ樹脂４と酸化膜３ａとが）３する領域
５が形成されており、この領域５を介してパッケージ樹
脂４中に含まれているＮａやＦ（２ｏが酸化膜３ａに侵
入し、さらに酸化膜３ａを通過して集積回路部２にＦ）
入する。そのため、半導体デバイスの信頼性が低下する
という問題があった。
この発明は上記の課題を解消するためになされたもので
、集積回路部の特性トに悪影響を及ぼすことなく外部か
らのＮａやｌ−１２０等の侵入を防用することかでき、
信頼性の高い半導体装置を提供づることを目的とする。
、集積回路部の特性トに悪影響を及ぼすことなく外部か
らのＮａやｌ−１２０等の侵入を防用することかでき、
信頼性の高い半導体装置を提供づることを目的とする。
この発明は、半導体基板と、前記半導体基板上に形成さ
れた集積回路部と、前記集積回路部を覆うように前記束
積回路部上から前記半導体基板上にかけて形成された酸
化膜と、前記酸化膜を覆うように前記酸化膜上から前記
半導体基板上にｈ目Ｊで形成された窒化膜とを備えてい
る。
れた集積回路部と、前記集積回路部を覆うように前記束
積回路部上から前記半導体基板上にかけて形成された酸
化膜と、前記酸化膜を覆うように前記酸化膜上から前記
半導体基板上にｈ目Ｊで形成された窒化膜とを備えてい
る。
この発明における半導体装置は、酸化膜により窒化膜が
集積回路部に及ぼす悪影響を防止する一方、前記窒化膜
により外部から前記集積回路部にＮａや）」２０等が侵
入するのを防止する。
集積回路部に及ぼす悪影響を防止する一方、前記窒化膜
により外部から前記集積回路部にＮａや）」２０等が侵
入するのを防止する。
第１図はこの発明にかかる半導体装置の一実施例を示す
断面図である。同図に示す実施例が第４図に示す提案例
と大きく異なる点は、本実施例において窒化膜３ｂが、
酸化膜３ａを覆うように、酸化膜３ａのみならず半導体
基板１上にも一定の幅ｄで形成され、パッケージ樹脂４
と酸化膜３ａとが直接）多重る領域がないことである。
断面図である。同図に示す実施例が第４図に示す提案例
と大きく異なる点は、本実施例において窒化膜３ｂが、
酸化膜３ａを覆うように、酸化膜３ａのみならず半導体
基板１上にも一定の幅ｄで形成され、パッケージ樹脂４
と酸化膜３ａとが直接）多重る領域がないことである。
モの他の構成については提案例と同一・である。
次に、第１図に示す半導体装置の製造方法について第２
図および第３図を参照しつつ以下に説明づる。まず、半
導体基板１上に集積回路部２を形成した後、仝而に酸化
層（図示省略）を形成する。
図および第３図を参照しつつ以下に説明づる。まず、半
導体基板１上に集積回路部２を形成した後、仝而に酸化
層（図示省略）を形成する。
そして、所定のパターンニングが施されたマスク６を前
記酸化層上に形成する。その後、そのマスク６を用いて
そのパターンに応じて部分的に前記酸化層をエツチング
して第２図に示す酸化膜３ａを形成する。
記酸化層上に形成する。その後、そのマスク６を用いて
そのパターンに応じて部分的に前記酸化層をエツチング
して第２図に示す酸化膜３ａを形成する。
次に、マスク６を除去した後、全面に窒化層（図示省略
）を形成する。そして、所定のパターンニングが施され
たマスク７を前記窒化層上に形成し、そのマスク７を用
いてそのパターンに応じて部分的に前記省化腎を−［・
ｔｆングし７Ｃ第３図に示す一窒化Ｉｉ々３ｂを形成す
る３、その↑り、マスク７を除ムすることによりつ丁−
凸状態での−Ｌ稈を終了（Ｊる。
）を形成する。そして、所定のパターンニングが施され
たマスク７を前記窒化層上に形成し、そのマスク７を用
いてそのパターンに応じて部分的に前記省化腎を−［・
ｔｆングし７Ｃ第３図に示す一窒化Ｉｉ々３ｂを形成す
る３、その↑り、マスク７を除ムすることによりつ丁−
凸状態での−Ｌ稈を終了（Ｊる。
そして、アセンブリ１稈におい（、スクライブ−ｉイン
８に沿って切断し、ｆツブ状態にするａての後、パッケ
ージングを行い、第１図に示づ半導体装置を得る。
８に沿って切断し、ｆツブ状態にするａての後、パッケ
ージングを行い、第１図に示づ半導体装置を得る。
以−Ｕのように二、半導体装置を構ｆ戊することにより
、酸化膜３ａど窒化膜３ｂの２）：４構造による利点を
保ｆｊシた状態で、バッタージＰＡ脂４中に含まれてい
るＮａやト（２０等の集積回路部２への侵入を確実に防
止りることがで、！る。寸なわら、集積回路部２は窒化
膜３ｂと直接接しくおらず、酸化１１ｕ３ａと接してい
るのぐ、窒化膜中の残留ストレスが集積回路部２に５え
る影響を酸化膜３ａにより８１止できるとともに、比誘
電率のような小さな酸化膜３ａにより配線間の寄生容Φ
を小さく抑えることができる。また、パッケージ樹脂４
と酸化膜３ａどがｖ１接接しでいる領域はないので、パ
ッケージ樹脂４中に含まれるＮａやＨ２０Ｗが１！Ｔｈ
積回路部２に侵入しようとしてｂ、その浸入は窒化膜３
ｂにより■庄される。
、酸化膜３ａど窒化膜３ｂの２）：４構造による利点を
保ｆｊシた状態で、バッタージＰＡ脂４中に含まれてい
るＮａやト（２０等の集積回路部２への侵入を確実に防
止りることがで、！る。寸なわら、集積回路部２は窒化
膜３ｂと直接接しくおらず、酸化１１ｕ３ａと接してい
るのぐ、窒化膜中の残留ストレスが集積回路部２に５え
る影響を酸化膜３ａにより８１止できるとともに、比誘
電率のような小さな酸化膜３ａにより配線間の寄生容Φ
を小さく抑えることができる。また、パッケージ樹脂４
と酸化膜３ａどがｖ１接接しでいる領域はないので、パ
ッケージ樹脂４中に含まれるＮａやＨ２０Ｗが１！Ｔｈ
積回路部２に侵入しようとしてｂ、その浸入は窒化膜３
ｂにより■庄される。
なお、￥導体基板１トに形成される窒化膜３ｂの幅ｄ
（第１図）は少なくども５μｒｒｔ以）Ｘあればよく、
好ましくは１０１ノｍ以上で・ある１、〔発明の効果〕 以１−のＪ″）に、この発明によれば、半導体）、を楡
トに形成された集積回路部の仝血を酸化膜にＪ：りでい
、さらにこの酸化膜の仝而を窒化膜によりマ′うように
構成したので、前記集積回路部の待ゼ［Ｉ−に悪影響を
及ばずことなく外部より前記集積回路部にＮａやＨ２Ｏ
等の浸入を防止でさ、信頼性の高い主導体装置を提供づ
ることかぐきる効果がある。
（第１図）は少なくども５μｒｒｔ以）Ｘあればよく、
好ましくは１０１ノｍ以上で・ある１、〔発明の効果〕 以１−のＪ″）に、この発明によれば、半導体）、を楡
トに形成された集積回路部の仝血を酸化膜にＪ：りでい
、さらにこの酸化膜の仝而を窒化膜によりマ′うように
構成したので、前記集積回路部の待ゼ［Ｉ−に悪影響を
及ばずことなく外部より前記集積回路部にＮａやＨ２Ｏ
等の浸入を防止でさ、信頼性の高い主導体装置を提供づ
ることかぐきる効果がある。
第１図はこの発明にかかる半導体装置を示す断面図、第
２図および第３図は第１図に示す半導体装置の製造方法
を示す図、第４図は提案例における半導体装置を示す断
面図である。 図において、１は半導体基板、２は集積回路部、３ａは
酸化膜、３ｂは窒化膜である。 なお、各図中同一符号は同一または相当部分を示す。
２図および第３図は第１図に示す半導体装置の製造方法
を示す図、第４図は提案例における半導体装置を示す断
面図である。 図において、１は半導体基板、２は集積回路部、３ａは
酸化膜、３ｂは窒化膜である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）半導体基板と、 前記半導体基板上に形成された集積回路部と、前記集積
回路部を覆うように、前記集積回路部上から前記半導体
基板上にかけて形成された酸化膜と、 前記酸化膜を覆うように、前記酸化膜上から前記半導体
基板上にかけて形成された窒化膜とを備えたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14431388A JPH01312837A (ja) | 1988-06-10 | 1988-06-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14431388A JPH01312837A (ja) | 1988-06-10 | 1988-06-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01312837A true JPH01312837A (ja) | 1989-12-18 |
Family
ID=15359184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14431388A Pending JPH01312837A (ja) | 1988-06-10 | 1988-06-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01312837A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742094A (en) * | 1993-01-25 | 1998-04-21 | Intel Corporation | Sealed semiconductor chip |
-
1988
- 1988-06-10 JP JP14431388A patent/JPH01312837A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742094A (en) * | 1993-01-25 | 1998-04-21 | Intel Corporation | Sealed semiconductor chip |
| US5856705A (en) * | 1993-01-25 | 1999-01-05 | Intel Corporation | Sealed semiconductor chip and process for fabricating sealed semiconductor chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630736B1 (en) | Light barrier for light sensitive semiconductor devices | |
| JP3137565B2 (ja) | 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法 | |
| JP3600544B2 (ja) | 半導体装置の製造方法 | |
| US7880256B2 (en) | Semiconductor device with passivation layer covering wiring layer | |
| JP2698827B2 (ja) | バンプ電極を備えた半導体装置の製造方法 | |
| US7067929B2 (en) | Semiconductor wafer, semiconductor device, circuit board, electronic instrument, and method for manufacturing semiconductor device | |
| CN109727942B (zh) | 半导体装置以及半导体装置的制造方法 | |
| US7557017B2 (en) | Method of manufacturing semiconductor device with two-step etching of layer | |
| JPH01312837A (ja) | 半導体装置 | |
| JPS59232424A (ja) | 半導体装置とその製造法 | |
| JP3067135B2 (ja) | 半導体装置の製造方法 | |
| JPH0332214B2 (ja) | ||
| KR19990083216A (ko) | 반도체 장치의 제조 방법 | |
| KR960013633B1 (ko) | 반도체 집적회로의 쉴딩 방법 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JP2559102B2 (ja) | 半導体装置 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JP2685488B2 (ja) | 半導体装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JP2019121776A (ja) | バンプ構造を有する半導体装置の製造方法 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JP3371757B2 (ja) | バンプ電極を備えた半導体装置 | |
| KR100219412B1 (ko) | 이중패드 구조를 갖는 반도체 장치 및 그 제조방법 | |
| JPH0794548A (ja) | 半導体装置及びその製造方法 | |
| KR100265990B1 (ko) | 반도체장치의 금속배선 형성방법 |