JPH01312838A - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法Info
- Publication number
- JPH01312838A JPH01312838A JP14432788A JP14432788A JPH01312838A JP H01312838 A JPH01312838 A JP H01312838A JP 14432788 A JP14432788 A JP 14432788A JP 14432788 A JP14432788 A JP 14432788A JP H01312838 A JPH01312838 A JP H01312838A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon
- insulating film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体基板上に窒化膜と酸化膜とからなる多
層絶縁膜を形成する絶縁膜形成方法に関するものである
。
層絶縁膜を形成する絶縁膜形成方法に関するものである
。
第3図(a)〜(e)は各々窒化膜と酸化膜とからなる
多層絶縁膜を有する従来のMISキャパシタの製造方法
を示す断面図である。以下、同図を参照しつつ製造方法
を説明する。
多層絶縁膜を有する従来のMISキャパシタの製造方法
を示す断面図である。以下、同図を参照しつつ製造方法
を説明する。
まず、単結晶シリコン基板1の主面上にパッド酸化膜と
なるシリコン酸化膜2を成長させた後、このシリコン酸
化膜2上にシリコン窒化膜3を同図(a)に示すように
、選択的に形成する。
なるシリコン酸化膜2を成長させた後、このシリコン酸
化膜2上にシリコン窒化膜3を同図(a)に示すように
、選択的に形成する。
次に、シリコン基板1を熱酸化することにより、同図(
b)に示すように、分m酸化膜4を選択的に形成する。
b)に示すように、分m酸化膜4を選択的に形成する。
そして、シリコン酸化膜2とシリコン窒化膜3を除去し
た後、例えば減圧CVD法により膜厚100人のシリコ
ン窒化g!!5を形成する。このとき、シリコン酸化膜
2除去後シリコン窒化膜5堆積までの間に空気中の酸素
がシリコン基板1−[に付着しているため、同図(C)
に示すように、自然酸化FJ6が同時に形成される。
た後、例えば減圧CVD法により膜厚100人のシリコ
ン窒化g!!5を形成する。このとき、シリコン酸化膜
2除去後シリコン窒化膜5堆積までの間に空気中の酸素
がシリコン基板1−[に付着しているため、同図(C)
に示すように、自然酸化FJ6が同時に形成される。
次に、シリコン窒化膜5を、900℃程度の温度による
熱酸化法により酸化し、30人程度のシリコン酸化膜で
あるトップ酸化膜7を、同図(d)に示すように形成す
る。
熱酸化法により酸化し、30人程度のシリコン酸化膜で
あるトップ酸化膜7を、同図(d)に示すように形成す
る。
次に、トップ酸化膜7上にリンをドープしたポリシリコ
ン膜を成長させ、パターン形成することで゛、同図(c
lに示すように、ゲート電極8を形成する。このように
して、トップ酸化膜7.シリコン窒化膜5および自然酸
化膜6からなる多層絶縁膜を有するMISキセバシタを
製造できる。このように絶縁膜を多層にすることで、絶
縁膜の耐久性が良くなり、MIS型半導体装冒の信頼性
が向上覆る。
ン膜を成長させ、パターン形成することで゛、同図(c
lに示すように、ゲート電極8を形成する。このように
して、トップ酸化膜7.シリコン窒化膜5および自然酸
化膜6からなる多層絶縁膜を有するMISキセバシタを
製造できる。このように絶縁膜を多層にすることで、絶
縁膜の耐久性が良くなり、MIS型半導体装冒の信頼性
が向上覆る。
(発明が解決しようとする課題)
窒化膜と酸化膜による多層絶縁膜の形成は、従来、以上
のように行われており、シリコン窒化膜5を熱酸化する
ことで、シリコン窒化膜5上にトップ酸化膜7を形成し
でいた。このため、トップ酸化膜7形成中にトップ酸化
膜7とシリコン窒化膜5との界面に、密度の大きいトラ
ップ単位が発生する。その結梁、このトラップ単位にt
yr獲された電荷によりトップ酸化膜7またはシリコン
窒化膜5内に電界が生じ、多層絶縁膜としての耐久性に
支障を来たし、この多層絶縁膜により構成されるMIS
キャパシタ等のMIS型半導体装置の寿命に悪影響を与
えるという問題点があった。
のように行われており、シリコン窒化膜5を熱酸化する
ことで、シリコン窒化膜5上にトップ酸化膜7を形成し
でいた。このため、トップ酸化膜7形成中にトップ酸化
膜7とシリコン窒化膜5との界面に、密度の大きいトラ
ップ単位が発生する。その結梁、このトラップ単位にt
yr獲された電荷によりトップ酸化膜7またはシリコン
窒化膜5内に電界が生じ、多層絶縁膜としての耐久性に
支障を来たし、この多層絶縁膜により構成されるMIS
キャパシタ等のMIS型半導体装置の寿命に悪影響を与
えるという問題点があった。
この発明は−1−記のJ、うな問題点を解決するために
なされたもので、窒化膜と酸化膜とからなり、かつ耐久
性が高い多層絶縁膜の形成方法を促供することを目的と
する。
なされたもので、窒化膜と酸化膜とからなり、かつ耐久
性が高い多層絶縁膜の形成方法を促供することを目的と
する。
この発明にかかる絶縁膜の形成方法は、窒化膜と酸化膜
とにより構成される多層絶縁膜を形成する方法であって
、半導体基板上に前記窒化膜を形成する工程と、前記窒
化膜上にCVD法により前記酸化膜を形成する工程とを
含んでいる。
とにより構成される多層絶縁膜を形成する方法であって
、半導体基板上に前記窒化膜を形成する工程と、前記窒
化膜上にCVD法により前記酸化膜を形成する工程とを
含んでいる。
この発明においては窒化膜上にCVD法により酸化膜を
形成するため、この工程により発生するトラップ準位の
密度は小さい。
形成するため、この工程により発生するトラップ準位の
密度は小さい。
〔実1M 1A)
第1図(a)〜(e)は各々この発明の一実施例である
窒化膜、酸化膜からなる多層絶縁膜を有するMISキャ
パシタの製造方法を示す断面図である。
窒化膜、酸化膜からなる多層絶縁膜を有するMISキャ
パシタの製造方法を示す断面図である。
以下、同図を参照しつつ、製造方法を説明する。
まず、単結晶シリコン基板1の主面上にパッド酸化膜と
なるシリコン酸化膜2を成長させた後、このシリコン酸
化膜2上にシリコン窒化膜3を同図(a)に示ゴように
、選択的に形成する。
なるシリコン酸化膜2を成長させた後、このシリコン酸
化膜2上にシリコン窒化膜3を同図(a)に示ゴように
、選択的に形成する。
次に、シリコン基板1を熱酸化することにより、同図(
b)に示すように、分1i11F!化膜4を選択的に形
成する。
b)に示すように、分1i11F!化膜4を選択的に形
成する。
そして、シリコン酸化膜2とシリコン窒化膜3を除去し
た後、例えば減圧CV D法により膜厚100人のシリ
コン窒化膜5を形成する。このとき、シリコン酸化g!
2除去後シリコン窒化膜5堆積までの間に空気中の酸素
がシリコン基板1上に付着しているため、同図(C)に
示すように、自然酸化膜6が同時に形成される。
た後、例えば減圧CV D法により膜厚100人のシリ
コン窒化膜5を形成する。このとき、シリコン酸化g!
2除去後シリコン窒化膜5堆積までの間に空気中の酸素
がシリコン基板1上に付着しているため、同図(C)に
示すように、自然酸化膜6が同時に形成される。
次に、シリコン窒化膜5上に減圧CVD法により約30
人のシリコン酸化膜からなるトップ酸化膜9を形成する
。30人程度の薄さのi−ツブ酸化膜9も技術の遊歩に
伴い、減圧CVD法により充分正確に形成することがで
きる。
人のシリコン酸化膜からなるトップ酸化膜9を形成する
。30人程度の薄さのi−ツブ酸化膜9も技術の遊歩に
伴い、減圧CVD法により充分正確に形成することがで
きる。
次に、トップ酸化膜9上にリンをドープしたポリシリコ
ン膜を成長させ、バクーン形成することで、同図(e)
に示すように、ゲート電極8を形成する。このようにし
て、トップ酸化膜9.シリコン窒化F!5.自然酸化模
6とによる多層絶縁膜を有するMISキt1バシタを製
造できる。
ン膜を成長させ、バクーン形成することで、同図(e)
に示すように、ゲート電極8を形成する。このようにし
て、トップ酸化膜9.シリコン窒化F!5.自然酸化模
6とによる多層絶縁膜を有するMISキt1バシタを製
造できる。
このように、トップ酸化l119を減圧CVD法により
形成することで、トップ酸化膜9形成時にトップ酸化膜
9とシリコン窒化膜7との界面に生じる1〜ラップ密度
はかなり小さくなる。従ってトラップ準位によりトップ
酸化膜9およびシリコン窒化膜5中に捕獲される電荷量
は非常に少ない。このため、トップ酸化F!9あるいは
シリコン窒化膜5中に発生する電界により多層絶縁膜に
支障を来たすことがなく、この多層絶縁膜により構成さ
れるMrSキャパシタ等のMIS型半導体装置の寿命に
悪影響を与えない。
形成することで、トップ酸化膜9形成時にトップ酸化膜
9とシリコン窒化膜7との界面に生じる1〜ラップ密度
はかなり小さくなる。従ってトラップ準位によりトップ
酸化膜9およびシリコン窒化膜5中に捕獲される電荷量
は非常に少ない。このため、トップ酸化F!9あるいは
シリコン窒化膜5中に発生する電界により多層絶縁膜に
支障を来たすことがなく、この多層絶縁膜により構成さ
れるMrSキャパシタ等のMIS型半導体装置の寿命に
悪影響を与えない。
第2図は、この発明の実施例である第1図で示した製造
方法で製造されたMISキャパシタと従来例である第3
図で示した製造方法で製造されたMISキャパシタの寿
命をT OD B (Time Dependent
Dielcctic Breakdown)法によッテ
測定した実験結果を示したグラフである。なお、このと
きの双方のMISキャパシタの活性領域面積は400μ
m2であり、実験は双方の〜118キャパシタのシリコ
ン基板1を接地電位に保ら、ゲート電極8を負または正
の電位とすることで、これらの間に負の高電界(−8〜
−10M V / cjI)あるいは正の高電界(12
−14MV/I:Jl)を生じさせ、絶縁破壊に至るま
での時間を測定覆ることで行った。
方法で製造されたMISキャパシタと従来例である第3
図で示した製造方法で製造されたMISキャパシタの寿
命をT OD B (Time Dependent
Dielcctic Breakdown)法によッテ
測定した実験結果を示したグラフである。なお、このと
きの双方のMISキャパシタの活性領域面積は400μ
m2であり、実験は双方の〜118キャパシタのシリコ
ン基板1を接地電位に保ら、ゲート電極8を負または正
の電位とすることで、これらの間に負の高電界(−8〜
−10M V / cjI)あるいは正の高電界(12
−14MV/I:Jl)を生じさせ、絶縁破壊に至るま
での時間を測定覆ることで行った。
第2図において、実線e示した!1.12が従来の絶縁
膜形成方法で製造されたM I S t=ヤバシタの寿
命を示し、11が負の高電界、12が正の高電界が基板
1とゲート111i極8との間に生成された場合である
。一方、破線で示した13.14がこの発明の実施例で
示した絶縁膜形成方法で製造されたMrSキャパシタの
寿命を示し、I3が負の高電界、i4が正の高電界が基
板1とゲート電極8との間に生成された場合である。な
J3、Eaf、はゲート電極8に印加した電圧を示し、
寿命は規格化値である。
膜形成方法で製造されたM I S t=ヤバシタの寿
命を示し、11が負の高電界、12が正の高電界が基板
1とゲート111i極8との間に生成された場合である
。一方、破線で示した13.14がこの発明の実施例で
示した絶縁膜形成方法で製造されたMrSキャパシタの
寿命を示し、I3が負の高電界、i4が正の高電界が基
板1とゲート電極8との間に生成された場合である。な
J3、Eaf、はゲート電極8に印加した電圧を示し、
寿命は規格化値である。
同図に示すように、ゲート電極8に印加される−を界の
1.0にかかわらず、本実施例Cは従来例よりも寿命が
延び、信頼性が向上1./ Tいることがわかる。
1.0にかかわらず、本実施例Cは従来例よりも寿命が
延び、信頼性が向上1./ Tいることがわかる。
なお、この実施例では、シリコン窒化膜5上に形成され
るトップ酸化膜9を減圧CVD法で・行った場合を示し
たが、常圧CVD法簀の他のCVD法であっても、この
発明を適用することができ、同様の効果を秦ケる。
るトップ酸化膜9を減圧CVD法で・行った場合を示し
たが、常圧CVD法簀の他のCVD法であっても、この
発明を適用することができ、同様の効果を秦ケる。
以F説明したように、この発明によれば、窒化膜上にC
V D法で酸化膜を形成することで多層絶縁膜を形成す
るIζめ、この工程中に発生するトラップ準位の密度は
非常に小さく、多層絶縁膜に悪影響を与えイ【い。従っ
て、より耐久性のある多層絶縁膜を形成でさる効果があ
る。
V D法で酸化膜を形成することで多層絶縁膜を形成す
るIζめ、この工程中に発生するトラップ準位の密度は
非常に小さく、多層絶縁膜に悪影響を与えイ【い。従っ
て、より耐久性のある多層絶縁膜を形成でさる効果があ
る。
第1図(a)〜(e)は各々この発明の一実施例によっ
て窒化膜と酸化膜とからなる多層絶縁膜をイj−するM
ISキャパシタを製造する方法を示す断面図、第2図は
第1図と第3図で示した製造方法で製造されたM I
S−#セパシタの丁DDB測定結果を示すグラフ、第3
図(a)〜(e)は各々窒化膜と酸化膜とからなる多層
絶縁膜を有するMISキャパシタの従来の製造方法を示
す断面図である。 図において、1はシリコン基板、5はシリコン窒化膜、
9は減圧CVD法により形成されたシリコン酸化膜であ
る。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第1図 (a))、 1 1.1=ニーr 一−−−−−−−、ノーーゝ−−−−−1−−−1−−
−−−−−−−帆−−−1−や−−24第1図 q 二一一一一一一一」 1 : >1ノコ〉基、27に 5:シリコ〉窒化m詔 9−ヌ人ノモCVD士2文°l二エリY′/ρXコ4T
ニシリコンn2イこ縦笛 2 図 Eeff (MV/cm) 第30 :1″ 2〜 −−−−一一一−リ1 −−
、−一一一一〜−一」層−一−−−−−−〜へヘー
−−−−−一一一ニ第3図 手続補正書(自発) 昭和 年 月 日
て窒化膜と酸化膜とからなる多層絶縁膜をイj−するM
ISキャパシタを製造する方法を示す断面図、第2図は
第1図と第3図で示した製造方法で製造されたM I
S−#セパシタの丁DDB測定結果を示すグラフ、第3
図(a)〜(e)は各々窒化膜と酸化膜とからなる多層
絶縁膜を有するMISキャパシタの従来の製造方法を示
す断面図である。 図において、1はシリコン基板、5はシリコン窒化膜、
9は減圧CVD法により形成されたシリコン酸化膜であ
る。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第1図 (a))、 1 1.1=ニーr 一−−−−−−−、ノーーゝ−−−−−1−−−1−−
−−−−−−−帆−−−1−や−−24第1図 q 二一一一一一一一」 1 : >1ノコ〉基、27に 5:シリコ〉窒化m詔 9−ヌ人ノモCVD士2文°l二エリY′/ρXコ4T
ニシリコンn2イこ縦笛 2 図 Eeff (MV/cm) 第30 :1″ 2〜 −−−−一一一−リ1 −−
、−一一一一〜−一」層−一−−−−−−〜へヘー
−−−−−一一一ニ第3図 手続補正書(自発) 昭和 年 月 日
Claims (1)
- (1)半導体基板上に窒化膜と酸化膜とにより構成され
る多層絶縁膜を形成する方法であつて、前記半導体基板
上に前記窒化膜を形成する工程と、 前記窒化膜上にCVD法により前記酸化膜を形成する工
程とを含む絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14432788A JPH01312838A (ja) | 1988-06-10 | 1988-06-10 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14432788A JPH01312838A (ja) | 1988-06-10 | 1988-06-10 | 絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01312838A true JPH01312838A (ja) | 1989-12-18 |
Family
ID=15359531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14432788A Pending JPH01312838A (ja) | 1988-06-10 | 1988-06-10 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01312838A (ja) |
-
1988
- 1988-06-10 JP JP14432788A patent/JPH01312838A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010773A (ja) | 1素子型fet−記憶キヤパシタ回路の形成方法 | |
| JPH05503812A (ja) | 半導体装置とそれの製造方法 | |
| JPH01312838A (ja) | 絶縁膜の形成方法 | |
| JP3034327B2 (ja) | キャパシタ電極の形成方法 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| JPH03227024A (ja) | 半導体装置の製造方法 | |
| JPS59189676A (ja) | 半導体装置 | |
| JPH08130259A (ja) | 半導体記憶素子 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 | |
| JPH02110934A (ja) | コンタクト電極用窓の形成方法 | |
| JPS62216261A (ja) | 半導体装置の製造方法 | |
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| JPH01225352A (ja) | 半導体装置の製造方法 | |
| JPH0342832A (ja) | 多層絶縁膜の形成方法 | |
| JPS59182517A (ja) | 半導体センサ | |
| JPS6027177A (ja) | 薄膜型半導体装置とその製造方法 | |
| JPS61102057A (ja) | 半導体装置の製造方法 | |
| JPH07169951A (ja) | 酸化膜形成方法 | |
| JPH02156564A (ja) | 半導体記憶装置の製造方法 | |
| JPS61154132A (ja) | 半導体装置の製造方法 | |
| JPS5950542A (ja) | 半導体装置の製造方法 | |
| JPS61121425A (ja) | シリコンへの水素添加方法 | |
| JPH02114681A (ja) | 電界効果型ジョセフソン トランジスタ | |
| JPH0487339A (ja) | 半導体装置およびその製造方法 | |
| JPS60245159A (ja) | 半導体装置の製造方法 |