JPH0487339A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はｓｇ！トランジスタ等の半導体装置およびそ
の製造方法に関する。

［従来の技術］ 従来、半導体装置として、例えば、電界効果型のＣ−Ｍ
ＯＳトランジスタが知られている。このトランジスタは
、第３図（Ａ）〜（Ｃ）に示すように製造されている。

すなわち、第３図（Ａ）に示すように、予め、セラミッ
ク等の基板ｌ上に２つのポリシリコン層２，３をパター
ン形成し、このポリシリコン層２．３をゲート絶縁膜４
でそれぞれ覆い、ポリシリコン層２．３の中央部に対応
する箇所の各ゲート絶縁膜４上にゲート電極５゜５をそ
れぞれ設ける。そして、一方（図では右側）のポリシリ
コン層３側のみをレジスト６で覆い、この状態で他方（
左側）のポリシリコン層２偏にアクセプタ不純物として
Ｂ（ポロン）イオンを打ち込み、ゲート電極５の両側に
おけるポリシリコン層２にソース・ドレインの不純物領
域７．７を形成する。これにより、左側にｐ−ＭＯＳが
形成される。この場合、ポリシリコン層２の膜厚が薄い
とドープする不純物の制御が難しいため、ポリシリコン
層２は１０００〜３０００λ程度と厚く形成されている
。同様に、第３図（Ｂ）に示すように、左側のｐ　−Ｍ
ＯＳのみをレジスト８で覆い、この状態で右側のポリシ
リコン層３にドナー不純物としてＰ（リン）イオンを打
ち込んで、ポリシリコン層３の両側にソース・ドレイン
の不純物領域７．７を形成する。これにより、右側にｎ
−ＭＯ３が形成される。この場合にも、ポリシリコン層
３は上述したポリシリコン層２と同じ膜厚に形成されて
いる。この後、第３図（Ｃ）に示すように、全表面に絶
縁膜９を被着した上、この絶縁膜９をエツチングして各
不純物領域７・・・と対応する箇所にコンタクトホール
１０を設け、各コンタクトホール１０を通してソース・
ドレイン（７）８不純物領域７・・・に接続される金属
配線１１をパターン形成する。これにより、薄膜トラン
ジスタよりなるＣ−ＭＯ５）ランシタが形成される。

［発明が解決しようとする課題］ しかし、上述した半導体装置では、ｐ　−ＭＯＳおよび
ｎ　−Ｍ　ＯＳのいずれにおいても、ポリシリコン層２
．３が均一な膜厚の単層構造で、かつその膜厚が１００
０〜３０００λ程度と厚く形成されているので、ソース
・ドレインの不純物領域７．７間の電気移動度が小さく
、応答性が悪いという問題がある。なお、仮にポリシリ
コン層２，３を１０００λ以下の薄い膜厚に形成すると
、不純物領域７．７間の電気移動度は大きくなるが、ポ
リシリコン層２．３に不純物領域７・・・を形成する際
、ドープする不純物の制御が難しくなり、各不純物領域
７・・・の電気抵抗および金属配線１１とのコンタクト
抵抗等が高くなるという問題が生じる。

この発明の目的は、電気移動度が大きく、応答性の良い
半導体装置を提供することである。

［課題を解決するための手段］ この発明の半導体装置は、不純物領域が形成される箇所
のポリシリコン層の層厚を厚く、ゲート電極と対応する
箇所のポリシリコン層の層厚を薄く形成したものである
。

また、この発明の半導体装置の製造方法は、基板上に下
層ポリシリコン層を形成した上、不純物領域が形成され
る箇所の前記下層ポリシリコン層上に上層ポリシリコン
層を積層することである。

［作用］ この発明によれば、不純物領域が形成される箇所のポリ
シリコン層を多層構造とすることで、不純物形成領域の
膜厚を厚く形成することができ、かつゲート電極と対応
する箇所のポリシリコン層を薄く形成することができる
。このため、不純物形成領域に不純物を深くドープする
ことができ、ドープされる不純物の制御が容易となり、
所望する不純物Ｃ度の不純物領域を形成することが可能
となり、かつゲート電極と対応する箇所のポリシリコン
層が薄くなることで、不純物領域間の電気移動度を大き
くすることができ、応答性の良い半導体装置を得ること
ができる。

［実施例］ 以下、第１図および第２図を参照して、この発明の詳細
な説明する。

第１図（Ａ）〜（Ｉ）はこの発明の半導体装置の製造工
程を示す、この図を参照しながら、半導体装置の構造を
製造工程順に説明する。

第１図（Ａ）では、セラミック、ガラス、石英等の基板
２０上にポリシリコンをプラズマＣＶＤ法で膜厚数ｌθ
〜１０００λ程度に薄く形成した上、ノくターニングし
て２つのポリシリコン層２１．２２を形成する。そして
、各ポリシリコン層２１、２２の表面に５ｉ０２等のゲ
ート絶縁膜２３を被着し、このゲート絶縁膜２３をエツ
チングして、第１図（Ｂ）に示すように、ゲート絶縁膜
２３の所定箇所、つまり各ポリシリコン層２１．２２の
中央部を除く両側部と対応する箇所にそれぞれコンタク
トホール２４・・・を形成する。

この後、第１図（Ｃ）に示すように、再びポリシリコン
層２５をプラズマＣＶＤ法で膜厚１０００〜３０００λ
程度に形成する。このポリシリコン層２５はコンタクト
ホール２４を通して下層のポリシリコン層２１．２２に
も被着される。そして、第１図（Ｄ）に示すように、上
層のポリシリコン層２５をエツチングして不要な部分を
除去する。これにより、各ポリシリコン層２１．２２の
中央部に位置するゲート絶縁膜２３上にはゲート電極２
６となるポリシリコン層２５が残り、かつ各ポリシリコ
ン層２１．２２の両側のコンタクトホール２４・・・の
箇所にはそれぞれソース・ドレインの各不純物領域２７
・・・となるポリシリコン層２５が残る。

ここで重要なことは、コンタクトホール２４の箇所に残
った上層のポリシリコン層２５が下層の各ポリシリコン
層２１．２２と一体化され、これにより膜厚が１０００
〜３０００λ程度と厚い不純物形成領域が形成されるこ
とである。これは、後述する如く不純物をドープする際
、不純物の制御を容易にするのに効果的である。また、
ゲート電極２６と対応する箇所は、下層のポリシリコン
層２１．２２であり、数１０〜１０００λ程度と薄く形
成されている。

次に、第１図（Ｅ）に示すように、右側のポリシリコン
２２側をレジスト２８で覆い、この状態で左側のポリシ
リコン層２１側にＢイオンを打ち込み、ゲート電極２６
およびソース・ドレインの各不純物領域２７を形成する
。このとき、ソース・ドレインの各不純物領域２７が形
成される不純物形成領域においては、上層のポリシリコ
ン層２５から下層のポリシリコン層２１までＢイオンを
打ち込むことができるため、Ｂイオンの打ち込み深さを
大きくとることができる。このため、ドープするＢイオ
ンの制御が容易となり、所望する不純物濃度で各不純物
領域２７．２７を形成することができる。これにより、
ｐ−ＭＯ３）ランジスタが形成される。なお、この後は
レジスト２８を除去する。

同様に、第１図（Ｆ）に示すように、左側のポリシリコ
ン層２１側をレジスト２９で覆い、この状態で今度は、
Ｐイオンを右側のポリシリコン層２２偏に打ち込み、ゲ
ート電極２６および各不純物領域２７を形成する。この
場合にも、各不純物形成領域の膜厚が厚いので、上述と
同様、ドープするＰイオンの制御が容易にでき、所望す
る不純物濃度の各不純物領域２７を形成することができ
る。これにより、ｎ−ＭＯＳ）ランジスタが形成される
。この後も、レジスト２９を除去する。

そして、第１図（Ｇ）に示すように、各不純物領域２７
を熱拡散処理してドープされた不純物を熱拡散し、不純
物領域２７を少し広げる。この後、全表面にＳ　ｉ０２
等の絶縁膜３０をＣＶＤ法で被着し、第１図（Ｈ）に示
すように、絶縁［３０をエツチングして、各不純物領域
２７と対応する箇所の絶縁膜３０を除去する。最後に、
これらの表面にＡＩ等の金属膜を真空蒸着法またはスパ
ッタ法等で被着した上、この金Ｎ膜をエツチングして不
要な部分を除去する。これにより、第１図（Ｉ）に示す
ように、ソース・ドレインの各不純物領域２７にそれぞ
れ接続された金属配線３１が形成される。このとき、各
不純物領域２７は所望する不純物濃度で不純物領域２７
が形成されているので、金属膜とのコンタクト抵抗が小
さく、オーミック接触の良い接続ができる。この結果、
Ｐ−ＭＯ３およびｎ　−Ｍ　ＯＳよりなるＣ−ＭＯＳ　
（７）半導体装置が形成される。

このように、上述した半導体装置によれば、下層のポリ
シリコン層２１．２２上に上層のポリシリコン層２５を
積層して、ソース・ドレインの各不純物形成領域を多層
構造とすることで、不純物形成領域の膜厚を厚く形成す
ることができ、ゲート電極２６と対応する箇所を膜厚の
薄い下層のポリシリコン層２１．２２のみで形成するこ
とができる、このため、不純物領域２７．２７間の電気
移動度が大きくなり、応答性の良いものを得ることがで
きる。また、不純物形成領域の膜厚を厚く形成できるの
で、この部分にＢイオンやＰイオン等の不純物を打ち込
む際、ドープする不純物の制御が容易となり、各不純物
領域２７を所望する不純物濃度に形成することができる
。したがって。

各不純物領域２７の電気抵抗および金属配線３１に対す
るコンタクト抵抗等を低くすることができ、オーミック
接触の良いものを得ることができる。特に、不純物領域
２７が形成される不純物形成領域の上層のポリシリコン
層２５はゲート電極２６となるポリシリコン層２５と同
じ材料であるため、ゲート電極２６と同時に形成するこ
とができ、従来の製造工程と同じ工程数で膜厚の厚い不
純物形成領域を形成することができる。また、なお、こ
の発明は上述した実施例に限定されるものではない０例
えば、ソースΦドレインの各不純物領域２７は不純物を
１回でドープする必要はなく、２回に分けて行なっても
よい、すなわち、第２図に示すように、例えば、ゲート
絶縁膜２３のコンタクトホール２４を通して、予めポリ
シリコン層２１にｐ−領域３２を形成し、この後、ポリ
シリコン層２５をパターニングした上、この上層のポリ
シリコン層２５に不純物を打ち込んでＰ・領域３３を形
成して、熱拡散することによりｐ−領域３２とｐ゛領域
３３からなる不純物領域２７を形成してもよい、このよ
うに、不純物領域２７をｐ−領域３２とｐ゛領域３３と
に分ければ、ゲート電極２６にかかる電界集中を緩和で
き、ゲート絶縁膜２３の耐圧を高めることができる。

［発明の効果］ 以上詳細に説明したように、この発明によれば、不純物
領域が形成される箇所のポリシリコン層を多層構造とす
ることで、不純物形成領域の膜厚を厚く形成することが
でき、かつゲート電極と対応する箇所のポリシリコン層
を薄く形成することができる。したがって、不純物形成
領域に不純物を深くドープすることができ、ドープされ
る不純物の制御が容易となり、所望する不純物濃度の不
純物領域を形成することができ、これにより不純物領域
の電気抵抗および金属配線とのコンタクト抵抗等を下げ
ることができる。また、ゲート電極と対応する箇所のポ
リシリコン層を薄く形成することで、不純物領域間の電
気移動度を大きくすることができ、応答性の良い半導体
装置を得ることができる。

ト電極、２７・・・・・・不純物領域。

Claims (2)

【特許請求の範囲】
1. （１）基板上にポリシリコン層を設け、このポリシリコ
   ン層上に絶縁膜を介在して設けらるゲート電極の両側に
   おける前記ポリシリコン層に、不純物をドープして不純
   物領域を形成した半導体装置において、 前記不純物領域が形成される箇所のポリシリコン層の層
   厚を厚く、前記ゲート電極と対応する箇所のポリシリコ
   ン層の層厚を薄く形成したことを特徴とする半導体装置
   。
2. （２）基板上にポリシリコン層を設け、このポリシリコ
   ン層上に絶縁膜を介在して設けられるゲート電極の両側
   における前記ポリシリコン層に、不純物をドープして不
   純物領域を形成した半導体装置の製造方法において、 前記基板上に下層ポリシリコン層を形成した上、前記不
   純物領域が形成される箇所の前記下層ポリシリコン層上
   に上層ポリシリコン層を積層したことを特徴とする半導
   体装置の製造方法。