JPH01313777A - プリント基板配線パターンの絶縁不良位置検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、プリント基板の配線パターンの絶縁不良位
置の検出方式に関するものである。

［従来の技術］ 電子計算機に使用されるプリント基板は大型であり、高
性能のＩＣパッケージが多数搭載されるもので、そのプ
リント配線には、断線、ショートまたは絶縁低下などの
不良は絶対に許されない。

これに対してプリント配線の形成が完ｒして部品が未搭
載の時点で、導通および絶縁試験が行われる。

第３図（ａ）、（ｂ）は、プリント基板の導通および絶
縁試験に使用されるプローバを示すもので、図（ａ）に
おいて、適当なベースにプローバボード１を固定し、こ
れにプリント基板２の配線パターン（図示省略）に対応
するプローブピン１ａを植設する。基板は絶縁板３を介
在して抑圧板２により下方に押下されて、配線パターン
にプローブピンが接触する。各プローブピンはケーブル
５により試験装置６に接続されて、導通または絶縁試験
が行われる。プリント基板の配線パターンの形状には各
種さまざまのものがあるので、これらに共通して使用す
るために、プローブピンは図（ｂ）のように、配線パタ
ーンのサイズ（ピッチ間隔）に相当する間隔の格子点の
すべてに対応して植設され、任、αの配線パターンに対
していずれかのプローブピンが接触するようになされて
いる。なお、電子計算機に使用されるプリント基板の大
型のものは一辺が〜５００ｍｍの方形で、配線のピッチ
間隔が３ｍｍ程度であるため、格子点、従ってプローブ
ピンの数が非常に多く、約３万本に達するものである。

次に、配線パターンの不良と従来の試験方法について第
４図（ａ）〜（ｅ）により説明する。図（ａ）において
、Ｐｌ−Ｒ４は配線パターンの例を示すもので、これら
に接触したプローブピンの１３は接続されて、グループ
Ｇ、−Ｇ４を形成している。

図（ｂ）は配線パターンに断線ｑを生じたもの、図（Ｃ
）は配線パターン間にショートＳが発生したもの、図（
ｄ）は配線パターン間が抵抗ｒで結合した絶縁不良、ま
た図（ｅ）は３個の配線パターンが絶縁不良である場合
を示す。

以−１〕の不良のうち、断線の検出には導通試験が行わ
れる。導通試験においては、各グループ内に適当な代表
プローブピンを選定し、そのアドレスと、それぞれの配
線パターンに対応するグループの接続情報とを予めメモ
リに記憶しておき、１個のピンを基県としてグループ内
の各ピンとの間の導通試験が行われている。この場合、
ピン数を約３万とし、１グループに平均して例えば５個
のピンがあるとすると、グループ数は最大限６千組で、
実際はこれよりかなり少ない。導通試験の場合は、試験
電圧は低圧の極めて短い幅のパルスでよく、１グループ
の試験時間は平均ｌμｓ程度で終了するので、全部で最
大数ｍＳで完ｒする。

次に、グループ間のショートまたは絶縁不良（以下−括
して絶縁不良とする）であるが、絶縁試験として従来か
ら２分法が行われている。第５図は２分法を説明するも
ので、まず図（ａ）のように基板の全部ＲＯを対象とし
て、各グループに対するそれぞれ他の全グループを一括
して、それらの間の試験を行い、もし不良が検出された
とき（ただし不良グループは特定されない）はその時点
で、全部ＲＯをＲ１とＲ２に２分してその一方、例えば
Ｒ１を対象として上記と同様の試験を行う。ここでＲ１
に不良が検出されたとすると、図（ｂ）の実線で示すよ
うにＲ１をさらにＲ１１とＲ１２に２分し、またＲ１　
に不良が検出されないときはＲ２に不良が存在する筈で
あるから、Ｒ２をＲ２１とＲ２２に２分し、不良の存在
する方の一方、例えばＲ１１またはＲ２１を対象として
同様の試験を行い、不良の存在する面を判定して図（ｃ
）のようにさらに２分して試験する。図の場合は、Ｒｔ
　Ｒ１１，Ｒ１１ｌに絶縁不良ｒがあり、これらが試験
されたことを実線で示す。このように不良の存在する面
を逐次２分して試験することにより、不良格ｒ点を追い
詰めて位置を検出するものである。ピン数が３万個ある
とすると、２分割を１５回行うことにより最小１１位の
格子点ごとに不良が検出される。

［解決しようとする課題］ しかしながら、グループには格子点が連鎖して複数あり
、連鎖が長いときは２分法による試験は意外に長時間を
要する。第６図はこれを説明するもので、図において基
板の配線パターンＰが図示のように多数の格子点が連鎖
したものとする。これに第５図と同様の２分法を適用し
、まずＲＯに不良有り、ついで逐次２分されたＲＩ　Ｒ
１１，Ｒ１１２・・・・・・に不良有りとして、１ラウ
ンドの２分法によって不良箇所の１格子点が検出される
が、試験の対象とされない他方の而に存在する不良につ
いては、改めて最初から２分法を繰り返して試験するこ
とが必要である。例えば、電源に対する配線パターンは
数十個の格子点が連鎖しており、これがいずれか他のピ
ンに対して絶縁不良であるときは、数千回の２分法を繰
り返す必要がある。一方、絶縁試験の場合は、数十ＭΩ
〜数百ＭΩまでの高絶縁抵抗を検出するために、試験パ
ルスには高電圧で時間幅の長いものを使用する関係で、
２分されたｌ而の試験時間に１００ｍ５を安し、１ラウ
ンドに１．５８．従って上記の数千回に対しては数十分
の長時間を要する欠点がある。

この発明は、上述した２分法の欠点を解決するために考
案されたもので、２分法においては格子点ごとの不良を
検出するに対して、グループ内の各格子点は連鎖により
導通しているので、各グループを代表する格−ｒ点間の
絶縁不良を検出して各格ｒ点に対するデータかえられる
ことに着目し、短時間で効率的に配線パターンの絶縁不
良位置を検出できる方式を提供することを目的とするも
のである。

［課題を解決するための手段コ この発明による第１の方式は、基板の全面に設定された
一定間隔の格子点に準拠して形成された多数のプリント
配線パターンに対して、格子点のすべてに対応した複数
のプローブピンを有するプローバを当接して行う配線パ
ターンの絶縁試験における絶縁不良位置の検出方式であ
って、各配線パターンに対応したグループをなすプロー
ブピンのうちの１個を代表ピンとし、各代表ピンの位置
と、各グループの含むプローブピンの接続情報（以ド１
１ｔ、　Ｇこグループ接続情報という）とを予めメモリ
に記憶し、マイクロプロセッサの制御により、各グルー
プの代表ピンを順次に基をピンとし、それぞれに対する
他のすべてのグループの代表ピンを一括した一括ピンと
の間の絶縁試験を、上記のメモリに記憶された代表ピン
のアドレス順序に従って逐次行い、この絶縁試験により
えられた絶縁不良の代表ピン（不良ピン）に対するメモ
リに記憶されたグループ接続情報により、不良格子点の
位置を出力するものである。

この発明による第２の方式は、第１の方式の絶縁試験に
より検出された全不良ピンを対象とし、メモリに記憶さ
れている不良ピンが属するグループ接続情報を順次にマ
スクし、次位の不良ピンを新たな基準ビンとして、該基
準ピンとマスクされたグループを除外した他のすべての
不良ピンを一括した一括ピンとのマスク絶縁試験を、メ
モリに記憶された代表ピンのアドレス順序に従って逐次
行い、不良グループ間の関係データを出力するものであ
る。

「作用コ 上記の第１の絶縁不良位置の検出方式によれば、任意の
グループの基準ピンと、これに対する他のすべてのグル
ープの一括ピンとの間の絶縁試験が１回で行われ、各グ
ループの代表ピンを順次に基準ピンとして、すべての基
準ピンに対してグループ数、すなわち代表ピンの数の回
数で１ラウンドの試験が終了する。ただし絶縁不良が検
出された基準ピンのアドレスは既知であるが、相手の代
表ピンまたはそのグループは一括されているので特定で
きない。しかし、全グループの代表ピンに対して試験す
るので、最終的には相手のピンが不明のまま、すべての
不良ピンは検出される。検出されて不良ピンのそれぞれ
に対するメモリに記憶されているグループ接続情報によ
り、不良格子点の位置が判明して出力されるものである
。

上記においては、各不良ピンまたは不良グループは、絶
縁不良となる相手のピンまたはグループが不明であり、
すなわち両者の関係が特定されていない。これに対して
は上記の第１の方式により不良ピンを検出した後、この
発明の第２の方式のマスク絶縁試験により特定する。以
ド図によりマスク絶縁試験を説明する 第１図（ａ）は基板の全面における不良グループがＰａ
とｐｂのただ２個が絶縁不良の場合で、このときは第１
の方式で相手との関係が確定することは明らかである。

次に、図（ｂ）はＰＣとＰｄおよびＰｅとＰｆの２組ま
たはそれ以上が２個づつそれぞれ絶縁不良の場合で、Ｐ
ＣをマスクしテＰｄを基準として試験すると、マスクの
ためにＰｄは良となり、相手はＰｃであることが判る。

ＰｅとＰｆ、またはこれ以外の組についても同様で、２
個のグループ間の不良に対しては、グループのアドレス
の順序に従ってマスクおよび絶縁試験を逐次行うことに
より不良ピンの関係が特定される。

次に、図（ｅ）はＰｇ＋に対してＰｈとＰＩとが絶縁不
良の場合で、添え字のアルファベットの順序にまずＰｇ
をマスクし、Ｐｈを基準とすると良となってＰｇが相手
と判定され、ＰｇをマスクしたままＰＩを基準とすると
良となってやはりＰｇが相手であることが判明し、これ
らの３者の関係が特定される。しかし、マスクまたは試
験順序が兇なるときは必ずしも簡単に相互の関係が判明
しない。

例えば図（ｄ）において最初にＰｊをマスクしてＰｋを
基準とするとやはり不良であるが、ただし絶縁抵抗値が
変化する。ついで、ＰｊとＰｋをマスクしてＰＩ　を基
準とするとはじめて良となり、ＰｌはＰｊ、Ｐｋの両方
に絶縁不良であることが判明する。このように、３個ま
たはそれ以上が関係する場合はマスクする相手または試
験順序によって相互関係が特定できない場合がある。実
際上では、絶縁不良グループの数は多くの場合小数で、
また３側辺りが関係する場合はさらに少ないので、絶縁
抵抗の変化を利用して最終的に不良グループの関係を特
定するものである。

以上における試験の所要時間を見積もると、例えば前記
と同様にグループ数を最大限６千とし、高電圧法による
１回の試験時間を１００ｍ５とするとこの最大の場合に
おいても、第１の方式の場合、ｌラウンドの所要時間は
１０分以内で終了する。ついで第２のマスク法を適用す
るときは、不良グループ数によるが小数の場合は短時間
に完了することができる。

［実施例コ 第２図は、この発明によるプリント基板配線パターンの
絶縁不良位置検出方式の実施例における試験手順に対す
るフローチャートを示すものである。プリント基板は第
３図（ａ）で説明したように、格子点にプローブピンを
打するプローバカ配線パターンに押圧され、プローブピ
ンが接続された試験装置により絶縁試験が行われる。試
験装置はマイクロプロセッサを具備して、以下に述べる
試験を自動的に実行するものとする。

第２図のフローチャートは、各グループの代表ピン間の
絶縁試験に対する（Ｉ）と、不良ピン間のマスク絶縁試
験に対する（ＩＩ）よりなり、この発明の第１の方式に
おいては（Ｉ）により、第２の方式においては（Ｉ）の
終γ後引き続いて（ＩＩ）が行われる。まず、■におい
ては各グループの接続情報と代表ピンの位置がメモリに
設定され、■において、代表ピンのアドレス順序により
、最初の代表ピンを基準ピンとし、これに対して他のす
べての代表ピンを一括した一括ビンとの間の絶縁試験を
行う。不良が検出された基準ピン（不良ピン）は■にお
いてその位置をメモリに記憶し、全基準ピンの試験終了
をチエツクして■、終了しないときは■に戻って次位の
代表ピンを新たな基準として、上記の試験を繰り返し、
全基準ピンが終ｒすると、■においてメモリに記憶され
た不良ピンに対するグループ接続情報を参照して、不良
格Ｔ点のリストを作成、出力する。次に、マスク絶縁試
験（ＩＩ）に移行する。■においては、（Ｉ）において
最初に検出された不良グループの接続情報のメモリをマ
スクする。ついで、■において上記の不良グループの次
位のグループの代表ピンを基準とし、これに対する他の
すべての不良ピンを一括した一括ビンとの間のマスク絶
縁試験を行い、検出された良または不良の条件により、
■において不良グループの関係を特定してメモリに記憶
し、さらに■において上記次位の不良ピンの属するグル
ープの接続情報のメモリをマスクする。［相］において
全不良ピンに対するマスク試験の終了をチエツクして、
終了しないときは■に戻って次次位の不良ピンを基をと
して上記と同様の試験を全不良ピンが終了するまで繰り
返する。終了後、■において不良グループ間の関係リス
トを作成、出力するものである。

上記のフローチャート（Ｉ）により、配線パターンの絶
縁不良が格子単位にリストアツブされる。

また（ｎ）により、２個のグループの間の絶縁不良が複
数組存在する場合に対して基準グループと相手グループ
の関係が特定される。ただし、３個またはそれ以上のグ
ループが関係する絶縁不良に対しては、マスクによる絶
縁抵抗の変化を利用してグループ関係を特定することが
できる。これらに対する、試験の所要時間については、
既に述べたところである。

［発明の効果コ 以上の説明により明らかなように、この発明によるプリ
ント基板配線パターンの絶縁石１４位置検出方式におい
ては、配線パターンに対応する格ｒ点のプローブピンは
接続されて導通状態であることを利用し、第１の方式の
絶縁試験はプローブピンのグループを９１位として、そ
れぞれの代表ピンの相互間について試験を行い、不良が
検出されたグループはメモリに記憶された接続情報によ
り個々の格子点が特定され、これにより配線パターンの
絶縁不良位置を検出するものである。さらに、不良が検
出されたプローブピンに対して、第２の方式のマスク絶
縁試験を適用して不良グループ間の関係が特定されて出
力されるもので、従来の２分法に比較して遥かに短時間
で、基板全面の配線パターンの絶縁不良位置が効率的に
検出され、プリント基板配線パターンの絶縁試験に寄与
する効果には大きいものがある。

【図面の簡単な説明】

第１図（ａ）、（ｂ）、（ｃ）および（ｄ）は、この発
明によるプリント基板配線パターンの絶縁不良位置検出
方式における、マスク法による不良グループの関係の特
定方法の説明図、第２図は、この発明によるプリント基
板配線パターンの絶縁不良位置検出方式の実施例におけ
るフローチャート、第３図（ａ）および（ｂ）はプリン
ト基板試験装置における配線パターンに対する試験プロ
ーバとプローブピンの配列の説明図、第４図（ａ）、（
ｂ）　、（ｃ）　、（ｄ）および（ｅ）は配線パターン
とこれに生じた断線、ショート、絶縁不良の説明図、第
５図は従来の２分法による配線パターンの絶縁試験の説
明図、第６図は第５図の２分法による絶縁試験の問題点
の説明図である。 １・・・ブローバ、　　　　　１Ｂ・・・プローブピン
２・・・プリント基板、　　３・・・絶縁板、４・・・
押圧板、　　　　　　５・・・ケーブル、６・・・試験
装置、■〜■・・・フローチャート番号。

Claims (2)

【特許請求の範囲】
1. （１）．基板の全面に設定された一定間隔の格子点に準
   拠して形成された多数のプリント配線パターンに対して
   、該格子点のすべてに対応した複数のプローブピンを有
   するプローバを当接して行う上記配線パターンの絶縁検
   査において、上記各配線パターンに対応してグループを
   なす上記プローブピンのうちの１個を代表ピンとし、各
   代表ピンの位置と、各グループの含むプローブピンの接
   続情報（以下単にグループ接続情報という）とを予めメ
   モリに記憶し、マイクロプロセッサの制御により、各グ
   ループの代表ピンを順次に基準ピンとし、それぞれに対
   する他のすべてのグループの代表ピンを一括した一括ピ
   ンとの間の絶縁試験を、上記メモリに記憶された代表ピ
   ンのアドレス順序に従って逐次行い、該絶縁試験により
   検出された不良ピンに対して、上記メモリに記憶された
   グループ接続情報により不良格子点の位置を出力するこ
   とを特徴とする、プリント基板配線パターンの絶縁不良
   位置検出方式。
2. （２）．上記、逐次行われた絶縁試験により検出された
   全不良ピンを対象とし、上記メモリに記憶された該不良
   ピンが属するグループの接続情報を順次にマスクし、次
   位の不良ピンを新たな基準ピンとして、該マスクされた
   グループを除外した他のすべての不良ピンを一括した一
   括ピンとの間のマスク絶縁試験を上記メモリに記憶され
   た代表ピンのアドレス順序に従って逐次行い、不良ピン
   または不良グループ間の関係データを出力することを特
   徴とする請求項１記載のプリント基板配線パターンの絶
   縁不良位置検出方式。