JPH04503105A - 電気回路の試験 - Google Patents

電気回路の試験

Info

Publication number
JPH04503105A
JPH04503105A JP1511095A JP51109589A JPH04503105A JP H04503105 A JPH04503105 A JP H04503105A JP 1511095 A JP1511095 A JP 1511095A JP 51109589 A JP51109589 A JP 51109589A JP H04503105 A JPH04503105 A JP H04503105A
Authority
JP
Japan
Prior art keywords
value
networks
network
impedance
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1511095A
Other languages
English (en)
Other versions
JP2630846B2 (ja
Inventor
ワッツ、ヴィヴィアン、チャールズ
Original Assignee
バス、サイエンティフィック、リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バス、サイエンティフィック、リミテッド filed Critical バス、サイエンティフィック、リミテッド
Publication of JPH04503105A publication Critical patent/JPH04503105A/ja
Application granted granted Critical
Publication of JP2630846B2 publication Critical patent/JP2630846B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電気回路の試験 技術分野 本発明は電気回路の試験に間する。
発明の背景 プリント回路板を試験する分野では、例えば部品を装着する前のそのような回路 板について、抵抗値のチェックまたは容量値のチェックを行い、導電路における 開放もしくは短絡不良を試験することが知られている。こうしたチェックは、コ ンピュータシステムによって自動制御され、適切な地点で回路板と接触して適切 な測定を行う、少なくとも1つの電気試験プローブを用いて行うことができる。
プリント回路板は、多数のネットワーク(回路網)を形成する非常に多くの導電 路を備えており、そのようなネットワーク閏に菫ましくない短絡が存在していな かどうか知る必要がある。N個のネットワークを有するプリント回路板の場合、 任意の2つのネットワーク閏に璽ましくない短絡電気路が存在しないことを検証 するのに必要な抵抗に基づく測定の回数は、次式で与えられる: N (N−1) /2 この式は、次のように説明される。まず、第1のネットワークと残り全てのネッ トワークとの閃の抵抗が測定され、これは1回目の測定回数(N−1)を意味す る0次いで、第2のネットワークと残り全てのネットワーク(但し第1のネット ワークを除く)との閏の抵抗が測定され、これは2回目の測定回数((N−1) −1)を意味する0次に、第3のネットワークと残り全てのネットワーク(但し 第1及び第2のネットワークを除く)との間の抵抗が測定され、これは3回目の 測定回数((N−1)−2)を意味する。以下同様に、N番目のネットワークま で測定が続けられる。この結果、測定回数の合計は上記したような等差級数の和 となる。
子細のネットワークを持つプリント回路板の場合、上記のようにして全ネットワ ーク間の抵抗測定を行うことはほぼ50万回の測定を意味し、一般的にそうであ るように電気試験プローブを用いて測定すれば、極めて長い試験時間を要する。
従って、ネットワーク閏の短絡を試験する際の測定回数を減らす手段があれば、 明らかに有利である。
プローブ移動の回数を減らすため、米国特許第4,565.966号(Burr 等)は、各ネットワークと基準間での容量測定と各ネットワークの端一端部抵抗 測定とを絹み合わせ、測定された容量及び抵抗両値が、不良の存在しない回路板 について(学習モードで)それぞれ予めめられた値と比較されるような、回路板 を試験する方法及び装置を開示している。前記8urr等の特許には、不良の可 能性があると識別されたネットワークに関する診断ルーチンも開示されている。
すなわちネットワークのうち、不良の可能性があると識別され、基準に対し同じ 容量値を有するものについて、ネットワーク閏での抵抗チェックが実行され、基 準に対し同じ容量値を有するネットワークは短絡しているかもしれないという理 論的根拠に基づき、それらのネットワークが短絡していないかどうかをチェック する。各々のネットワークと基準との間の容量を測定し、次いで同じ容量値を持 つ各対のネットワーク閏で短絡試験を行うことによって、プリント回路板の全ネ ットワークに間し上記のルーチンを適用可能である。
しかし、2つのネットワークが実際には短絡していないのに、偶然同じ容量値を 持つことがあるため、この方法では、実際に必要な回数よりはるかに多い短絡試 験を行わねばならなくなることがある。
発明の要旨 本発明の一側面によれば、複数のネットワークからなる電気回路の各ネットワー ク閏の短絡を試験する方法において、各々のネットワークと基準との閏のインピ ーダンス値を測定すること;及び、測定インピーダンス値がほぼ同じであり、し かも該測定インピーダンス値が短絡した場合の2つのネットワークに間する推定 の最低インピーダンス値より大きい各2つのネットワークについてだけ短絡試験 を行うことを含む方法が提供される。
本発明の別の側面によれば、複数のネットワークからなる電気回路を試験するの に使われる装置において、各々のネットワークと基準との閏のインピーダンス値 を測定する第1の手段;及び、測定インピーダンス値がほぼ同じであり、しかも 該測定インピーダンス値が短絡した場合の2つのネットワークに間する推定の最 低インピーダンス値より大きい各2つのネットワークについてだけ短絡試験を行 う第2の手段を備えた装置が提供される。
好ま・しくは、前記測定インピーダンス値から、少なくとも2つのポイントを含 むネットワークについて、導電路の単位長さ当りの最低インピーダンスに間する 第1の値が計算され、また1つのポイントだけを含むネットワークの最低インピ ーダンスに間する第2の値が計算され、該第1及び第2の値が、はぼ同じインピ ーダンス値を持つ各2つのネットワークに間する前記推定の最低インピーダンス 値を、これら2つのネットワークの形状特性の知見から計算するのに使われる。
各々のネットワークと基準との間で測定される前記インピーダンス値は、各々の ネットワークと基準との間の容量値とし得る。
測定されたインピーダンス値は、はぼ同じ測定インピーダンス値であるネットワ ークを識別するために走査されるメモリ手段に記憶し得る。
前記短絡試験は、抵抗試験とし得る。
図面の簡単な説明 添付の図面中: vL1図は本発明による装置の好ましい実施例の概略図;第2図は実施例の処理 手段の動作を記述したフローチャート;及び第3図は処理手段の別の動作を説明 するのに眉いる図である。
好ましい実施例の説明 以下説明する実施例は、プリント回路板上の全ネットワーク間での短絡を試験す る場合よりも、ブロー7移動(及び測定)の回数が減り、しかも基準に対する予 めめられたそれぞれの容量値、及び不良のない回路板のネットワークに間する予 めめられた端一端抵抗値について、事前の知見を必要としないように動作する。
まず添付の図面中の第1図を参照すると、参照番号1は(見やすくするためかな り単純化した形で)、端子バッド2と導電路3と有し、部品の装着前に試験すべ きプリント回路板を示す、各端子バッド2が、1つの“ポイント”と見なされる 0回路板は導電路3を含むL個の個々のネットワークを有し、このような各1つ 以上の導電路3によフて相互に接続された2つ以上のポイント(端子バッド2) を備えている。その他、どの導を路も接続されていないM個のポイント(#子パ ッド2)が存在し、このような各端子パッドも“ネットワーク” (すなわち単 一ポイントと見なされるネットワーク)と考えられる(一方導電路2を備えたネ ットワークは2つ以上のポイントを有するネットワークと見なされる)。
つまり、回路板1は合計L+M=N個のネットワークを有する。
II照番号4と5は、コンピュータシステム6を介して制御される電気試験プロ ーブを示し、参照番号7は導電性基準面(回路板lのアース面とし得る)を示す 、プローブ4と5は各々、当該分野で周知のごとく、コンピュータシステム6の 制御下で適切なモータ(不図示)により、回路板1に対してX、Y及びZ方向に 移動可能である。
まず、プローブ5を基準面7に接触させながら、処理及び制御手段9の制御下で 回路板1上の各接触点に当てたプローブ4を用い、コンピュータシステム6が容 量測定手段8を介して、回路板1上の各ネットワークと基準面7との間の容量値 測定を行う、このような測定がN回実行され、各測定値が対応するネットワーク の指示と共に、メモリ10内に一時的に記憶される。
測定手段8は、2つの指定電圧隅間の一定または半一定の電流によって、試験対 象の回路を充電するのにがかる時閉を測定する種類のものとし得る。
測定容量値が得られている閏、処理及び制御手段9はそれらの値と、試験対象で ある特定種類の各々のネットワークを構成する1つまたは複数のポイントの位置 に間する知見とから、少なくとも2つのポイントを有するネットワークについて 導電路の単位長さ当りの最低容量と見なされる第1の値(V()、及び1つのポ イントだけを含むネットワークの最低容量と見なされる第2の値(CL )を計 算する。第2図は、この点における処理及びi111手段9の動作を記述したフ ローチャートである。
フローチャート中、“距離=Lを計算”と表示されたステップで、2つ以上のポ イントを有するある特定ネットワークについて計算される値りが、その特定ネッ トワークの形状と各ポイントの位置とに関する知見から得られる。すなわち、ネ ットワークが2つのポイント間の一本の直線状導電路(導電路に沿って少なくと も1つの中間ポイント(端子パッド)を有することもある)だけからなる場合、 Lはそれら2つのポイント間の最小距離として計算される;ネットワークが2つ のポイント間の直線状でない一本の導電路からなるが、それに沿フて中間ポイン ト(端子パッド)を持たない場合、Lはそれら2つのポイント間の直線ベクトル の距離として計算される;ネットワークが2つのポイント間の直線状でない導電 路からなり、それに沿って少なくとも1つの中間ポイント(#ii子パッド)を 持つ場合、Lはその導電路自身の長さとして計算される;またネットワークが2 つのポイント間の一本の線(直線または非直線状)と、そこから少なくとも1つ の他のポイントへと分岐した少なくとも1つの導電路を有する場合、Lはそのネ ットワーク内の1つのポイントからその地金てのポイントへとネットワーク自身 に沿って移動した際の最短距離として計算される。
VLとCLを計算した後、処理及び制御手段9はそれらの値を、以下説明するよ うに用いる。
任意の2つのネットワーク間で望ましくない短絡不良が存在しなければ、記憶さ れた容量測定値は、はとんどの場合全て異なった値になる。
しかし、2つのネットワークがそれらの間で望ましくない短絡不良を有すると、 アース面7に対するそれぞれの容量値が等しくなる(実際上、物理的な測定条件 の限界のためメモリ10に記憶される測定値は正確には等しくならないが、各値 が一定量以上相互に異ならない場合、それら2つ以上の記憶された測定値は“同 じ”と見なされる)、従って、処理及び制御手段9はメモリ10に記憶された各 値を走査し、メモリ10に記憶された同じ測定容量値を持つ2つまたはそれより 多いネットワークからなる各グループを識別する。この際前述のごとく、所定量 以上相互に異ならなければ、例えばある決められた小さい百分率値以上相互に異 ならなければ、それらの値は“同じ”と見なされる。メモリ10に記憶された測 定容量値が他の全ての測定容量値と異なるネットワークは、不良を含まず満足で きるものと見なされ、それ以上試験されない。一方、同じ記憶された測定容量値 を有する2つ以上のネットワークからなる各グループが、そのグループ内の各ネ ットワーク間で短絡試験を行う候補グループとなる。しかしそれらのグループ内 で、2つのネットワークあるいはそれより多いネットワークのうちの2つは、両 者間で望ましくない短絡を持たず、偶然に同じ測定容量値を有するに過ぎないか もしれない。同じ測定容量値を有するネットワーク間における短絡試験の回数を 減らすため、制御及び処理手段9は、実際に短絡している2つのネットワークに 間する推定の最低容量値より測定容量値が小さいことから、別のものと同じ測定 容量値を有するけれども、他のネットワークと短絡されていない各ネットワーク を識別する。つまり短絡試験は、実際に短絡していると見込まれるネットワーク 間でのみ行われる。
より詳しく説明すれば、処理及び制御手段9は同じ測定容量値を有する各2つの ネットワークについて、各々のネットワーク中の1つまたは複数のポイントの位 置、VL及び/又はC(の値、及び2つのネットワーク間の最短距離に間する知 見から、実際に短絡している場合におけるそれらネットワークに間する推定の最 低容量値を計算する。これは、2つのネットワークが実際に短絡していれば、両 ネットワークの間に導電路が存在するという理論的根拠に基づいている。
2つのネットワーク間に導電路が存在する確率は小さい。ネットワーク間の最短 距離を用いる目的は、短絡試験を行う必要があるほど充分に接近しているかどう かを確かめることにある。つまり、2つのネットワークがかなり離れていれば、 推定の最低容量値が2つのネットワークの各々について実際に測定される値より 必ず高くなるほど、両者間の短絡導電路の容量値は高くなるからである。従って 、これらのネットワークは、それらの間の短絡試験を行う考慮の対象から外され る。
すなわち、各々のネットワークが2つ以上のポイントを有するネットワークから なる場合、処理及び制御手段9は、各ネットワークのLの値にそれぞれVLを掛 けた後、得られた各値を、2つのネットワーク間の最短距離にVL’t411け た値にそれぞれ加算することによって容量値を計算する;各々のネットワークが 1つだけのポイントを有する場合、処理及び制御手段9は、2XCLO値を、2 つのネットワーク間の最短距離にVLを掛けた値に加算する;また2つのネット ワークが、2つ以上のポイントを有するネットワークと1つだけのポイントを有 するネットワークとからなる場合、処理及び制御手段9は、2つ以上のポイント を有するネットワークのLの値にV(を掛け、その値をCLに加算した後、その 結果を2つのネットワーク間の最短距離にvLlt掛けた値に加算する。
上記の結果から、処理及び制御手段9は短絡しているかもしれないと見込まれる 各2つのネットワークについて、それらが短絡している場合の推定の最低容量値 を計算する0次いで処理及び制御手段9は、他方のネットワークに短絡している かもしれない各ネットワークの実際の測定容量値を、考慮対象である2つのネッ トワークに間する推定の最低容量値と比較する。測定容量値が推定の最低値より 小さければ、2つのネットワークは短絡していないと見なされ、それ以上試験し ない。一方、測定容量値が推定の最低値より大きければ、2つのネットワークは 短絡している可能性ありと見なされ、この点について試験すべきものとして選ば れる。こうして処理及び制御手段9は、それぞれのネットワークが同じ測定容量 値を有すると共に、短絡している場合の両ネットワークに間する推定の最低容量 値よりも大きい測定容量値を有する各対のネットワークを選び出す。
上記のプロセスを、例示を目的として第3図を参照しながらさらに説明する。ネ ットワークAが100pFの測定容量値を有し、ネットワークBが1059Fの 測定容量値を有する場合、これら2つの値は処理及び制御手段9によって同じと 見なされ、この結果は、それらの間に短絡が存在するためとも考えられる。予め 導電路の単位長さ当りの最低容量Wi V Lが計算してあり、さらに両ネット ワークAとBの各Ll+1が分かつていることから、処理及び制御手段9によっ て理論的な最低容量値を計算することができる。この場合、両ネットワークの最 低容量値はそれぞれ40pFと30ρFであるものとする。2つのネットワーク 間の最短距離はラインSで表してあり、この距離は両ネットワーク間における短 絡の最短可能長さである。ラインSの長さにVLを掛けることによって、2つの ネットワーク間での短絡に間する最低容量値が計算され、その値がl0pFであ るものとする。従って、短絡路を含めた2つのネットワークの理論的な合計累積 容量は、40+10+30=80 pFで表される。ネットワークAとBの各々 の測定容量値箱の理論的な最低推定値より大きいため、これら2つのネットワー クが短絡しているかどうかを調べる試験が行われるべきである。しかし他方、短 絡していると想定した2つのネットワークに間する理論的な最低容量値が、 ( 例えばラインSの長さのため)例えば300pFとなった場合、2つのネットワ ークAとBはそれらの間の短絡チェックから除外される。なぜなら、それぞれの 測定容量値は、短絡していると想定した場合の理論的な最低推定値よりも低いか らである。
実施上、交差したネットワークの場合には得られる短絡路の長さがゼロとなる点 を考慮し、且つ安全のためのゆとりを見込んで、実際に使用するVLO値は、第 2図を参照して説明した動作によって得られた値の半分とする。また同じく安全 のためのゆとりを見込んで、実際に使用するCLの値は、第2図を参照して説明 した動作によって得られた値の半分とする。
メモリIOに記憶された同じ測定容量値を有すると共に、その値が短絡している と想定した場合における推定の最低容量値より大きい各2つのネットワークにつ いて、先に触れた抵抗チェックが処理及び制御手段9の制御下で、プローブ4と 5を用いて行われる。この目的のため、コンピュータシステム6は抵抗測定手段 11を含む、抵抗測定手段11は、2つのポイント間の抵抗が一定のしきい値小 さいかあるいは大きいかを調べる試験によって、それらポイント間での導電的連 続性を指示する手段とし得る0例えば、抵抗測定手段11は、定電流源からの電 流を試験対象である両ポイント間に供給し、両ポイント間での降下電圧をしきい ll[(例えば順方向にバイアスしたダイオード両端間での降下電圧)と比較す ることによって、両ポイント間の連続性を試験できる。
以上の説明に照らし、プローブ4と5を用いた抵抗測定は、メモ1月0に記憶さ れた“同じ”容量値を有すると共に、この容量値が実際に短絡している場合の2 つのネットワークに間する推定の最低可能容量値より大きくなる各2つのネット ワークについてだけ必要なことが理解されよう。
FIG、2゜ FIG、3゜ 国 際 肩 香 謡 牛 国際調査報告 PCT/GB 89101216

Claims (13)

    【特許請求の範囲】
  1. 1.複数のネットワークからなる電気回路の各ネットワーク間の短絡を試験する 方法において、各々のネットワークと基準との間のインピーダンス値を測定する こと;及び、測定インピーダンス値がほぼ同じであり、しかも該測定インピーダ ンス値が短絡した場合の2つのネットワークに関する推定の最低インピーダンス 値より大きい各2つのネットワークについてだけ短絡試験を行うことを含む方法 。
  2. 2.前記測定インピーダンス値から、少なくとも2つのポイントを含むネットワ ークについて、導電路の単位長さ当りの最低インピーダンスに関する第1の値が 計算され、また1つのポイントだけを含むネットワークの最低インピーダンスに 関する第2の値が計算され、該第1及び第2の値が、ほぼ同じインピーダンス値 を持つ各2つのネットワークに関する前記推定の最低インピーダンス値を、これ ら2つのネットワークの形状特性の知見から計算するのに使われる請求の範囲第 1項記載の方法。
  3. 3.各々のネットワークと基準との間で測定される前記インピーダンス値が、各 々のネットワークと基準との間の容量値からなる請求の範囲第1または第2項記 載の方法。
  4. 4.前記測定されたインピーダンス値がメモリ手段に記憶され、該メモリ手段が 同じ測定インピーダンス値であるネットワークを識別するために走査される前記 請求の範囲いずれか1項記載の方法。
  5. 5.前記短絡試験が抵抗試験である前記請求の範囲いずれか1項記載の方法。
  6. 6.前記電気回路がプリント回路板である前記請求の範囲いずれか1項記載の方 法。
  7. 7.前記基準が回路板のアース面である請求の範囲第6項記載の方法。
  8. 8.複数のネットワークからなる電気回路を試験するのに使われる装置において 、各々のネットワークと基準との間のインピーダンス値を測定する第1の手段; 及び、測定インピーダンス値がほぼ同じであり、しかも該測定インピーダンス値 が短絡した場合の2つのネットワークに関する推定の量低インピーダンス値より 大きい各2つのネットワークについてだけ短絡試験を行う第2の手段を備えた装 置。
  9. 9.前記第2の手段カ、測定インピーダンス値から、少なくとも2つのポイント を含むネットワークについて、導電路の単位長さ当りの量低インピーダンスに関 する第1の値と、1つのポイントだけを含むネットワークの最低インピーダンス に関する第2の値とを計算し、さらに前記第2手段が該第1及び第2の値を用い て、ほぼ同じインピーダンス値を持つ各2つのネットワークに関する前記推定の 量低インピーダンス値を、これら2つのネットワークの形状特性の知見から計算 する請求の範囲第8項記載の装置。
  10. 10.前記インピーダンス値の測定手段が、各々のネットワークと基準との間の 容量値を測定する容量測定手段からなる請求の範囲第8または第9項記載の装置 。
  11. 11.前記測定されたインピーダンス値を記憶するメモリ手段を含み、前記第2 手段が該メモリ手段を走査して、同じ測定インピーダンス値であるネットワーク を識別する請求の範囲第8から10項の内いずれか1項記載の装置。
  12. 12.前記短絡試験手段が抵抗値の試験手段である請求の範囲第8から11項の 内いずれか1項記載の整置。
  13. 13.前記電気回路に対して移動可能で、インピーダンス値を測定する際前記測 定手段によって使われ、また短絡試験を行う際前記第2の手段によって使われる 少なくとも2つのプローブ手段を含む請求の範囲第8から12項の内いずれか1 項記載の装置。
JP1511095A 1988-10-17 1989-10-13 電気回路の試験 Expired - Lifetime JP2630846B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8824272,2 1988-10-17
GB888824272A GB8824272D0 (en) 1988-10-17 1988-10-17 Testing electrical circuits

Publications (2)

Publication Number Publication Date
JPH04503105A true JPH04503105A (ja) 1992-06-04
JP2630846B2 JP2630846B2 (ja) 1997-07-16

Family

ID=10645308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1511095A Expired - Lifetime JP2630846B2 (ja) 1988-10-17 1989-10-13 電気回路の試験

Country Status (5)

Country Link
EP (1) EP0438491B1 (ja)
JP (1) JP2630846B2 (ja)
DE (1) DE68916969T2 (ja)
GB (1) GB8824272D0 (ja)
WO (1) WO1990004792A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014132A (ja) * 2000-06-29 2002-01-18 Hioki Ee Corp 回路基板検査装置
JP2002365324A (ja) * 2001-06-05 2002-12-18 Hioki Ee Corp 回路基板検査方法および回路基板検査装置
JP2003014807A (ja) * 2001-06-28 2003-01-15 Hioki Ee Corp 静電容量測定方法、回路基板検査方法および回路基板検査装置
JP2010133836A (ja) * 2008-12-05 2010-06-17 Hioki Ee Corp 絶縁検査方法および絶縁検査装置
JP2010243507A (ja) * 2010-07-20 2010-10-28 Hioki Ee Corp 回路基板検査装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266901A (en) * 1992-05-29 1993-11-30 International Business Machines Corp. Apparatus and method for resistive detection and waveform analysis of interconenction networks
FR2706042B1 (fr) * 1993-06-03 1995-08-11 Matra Cap Systems Sa Procédé de contrôle des pistes d'un circuit d'interconnexion et circuit permettant de mette en Óoeuvre un tel procédé.
JP3558434B2 (ja) * 1995-11-30 2004-08-25 富士通オートメーション株式会社 電気的配線検査方法及び装置
DE19541307C2 (de) * 1995-11-06 2001-09-27 Atg Test Systems Gmbh Verfahren zum Prüfen von elektrischen Leiteranordnungen und Vorrichtung zum Ausführen des Verfahrens
JP2994259B2 (ja) 1996-03-28 1999-12-27 オー・エイチ・ティー株式会社 基板検査方法および基板検査装置
JP6272682B2 (ja) * 2013-12-02 2018-01-31 日本シイエムケイ株式会社 プリント配線板の導通検査方法
US20250244208A1 (en) * 2024-01-30 2025-07-31 Saudi Arabian Oil Company Method and apparatus for testing the health of a proximity vibration sensory loop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229693A (en) * 1978-11-24 1980-10-21 Honeywell Information Systems Inc. Method and apparatus for capacitance testing printed circuit boards
DE3013215A1 (de) * 1980-04-03 1981-10-15 Luther & Maelzer Gmbh, 3050 Wunstorf Adapter fuer ein selbstprogrammierbares leiterplattenpruefgeraet
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
US4583042A (en) * 1983-04-18 1986-04-15 The Boeing Company Capacitive circuit board testing system and method using a conductive pliant elastomeric reference plane

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014132A (ja) * 2000-06-29 2002-01-18 Hioki Ee Corp 回路基板検査装置
JP2002365324A (ja) * 2001-06-05 2002-12-18 Hioki Ee Corp 回路基板検査方法および回路基板検査装置
JP2003014807A (ja) * 2001-06-28 2003-01-15 Hioki Ee Corp 静電容量測定方法、回路基板検査方法および回路基板検査装置
JP2010133836A (ja) * 2008-12-05 2010-06-17 Hioki Ee Corp 絶縁検査方法および絶縁検査装置
JP2010243507A (ja) * 2010-07-20 2010-10-28 Hioki Ee Corp 回路基板検査装置

Also Published As

Publication number Publication date
EP0438491B1 (en) 1994-07-20
JP2630846B2 (ja) 1997-07-16
GB8824272D0 (en) 1988-11-23
EP0438491A1 (en) 1991-07-31
DE68916969T2 (de) 1995-01-12
WO1990004792A1 (en) 1990-05-03
DE68916969D1 (de) 1994-08-25

Similar Documents

Publication Publication Date Title
US5006808A (en) Testing electrical circuits
JP3228982B2 (ja) インサーキット試験装置
EP0573159A2 (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
JPS59168375A (ja) 電気接続回路網のテスト方法及び装置
JPH04503105A (ja) 電気回路の試験
JPH01112179A (ja) 回路板検査装置および方法
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
JP4068248B2 (ja) 基板の絶縁検査装置及びその絶縁検査方法
JP3183195B2 (ja) 電気導体組立体の試験方法および装置
CN117148091B (zh) 一种半导体测试方法、系统、终端及存储介质
TW200404161A (en) Method and apparatus for characterizing board test coverage
JP4949947B2 (ja) 回路基板検査方法および回路基板検査装置
US4290015A (en) Electrical validator for a printed circuit board test fixture and a method of validation thereof
JPS61165672A (ja) 自動試験装置に適するデバイス配向試験方法
US3471778A (en) Method of testing an ordered,multi-element electrical circuit array including connecting certain elements in common
JP3049446B2 (ja) 回路基板検査装置における測定用ピンの接触不良検出方法
JP7464442B2 (ja) 検査データ作成装置および検査データ作成方法
JP3566205B2 (ja) 電気構成群のテスト方法
JPH10142271A (ja) 回路基板のパターン静電容量測定方法
JP3281164B2 (ja) Icのインサーキットテスタによる足浮き検出方法
US20020074992A1 (en) Method and apparatus for characterization of electronic circuitry
JP4982543B2 (ja) 多層基板のスルーホール断線検出方法
JPH0827307B2 (ja) プリント配線板の試験装置
JPH01199173A (ja) 静電容量測定式基板検査装置
CN118518959A (zh) 接线盒的测试装置、测试系统及接线盒的测试方法