JPH01316840A - 診断制御方式 - Google Patents
診断制御方式Info
- Publication number
- JPH01316840A JPH01316840A JP63149507A JP14950788A JPH01316840A JP H01316840 A JPH01316840 A JP H01316840A JP 63149507 A JP63149507 A JP 63149507A JP 14950788 A JP14950788 A JP 14950788A JP H01316840 A JPH01316840 A JP H01316840A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- diagnosed
- signal line
- diagnosis
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000011505 plaster Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業−１二の利用分野
本発明は、診断制御方式に関し、特に、中央処理装置に
おけるプロセッサのオンライン組込み診断方式に関する
。
おけるプロセッサのオンライン組込み診断方式に関する
。
従来の技術
システムがオンライン動作中に、プロセッサをシステム
に組込む前に該プロセッサの診断を自プロセッサにあら
かじめ組込まれたマイクロプログラムによる診断または
オペレージリンシステム下によ°る１つのシａブとして
該プロセッサの診断が実行される。
に組込む前に該プロセッサの診断を自プロセッサにあら
かじめ組込まれたマイクロプログラムによる診断または
オペレージリンシステム下によ°る１つのシａブとして
該プロセッサの診断が実行される。
このような場合に、該診断プロセッサの主記憶装置への
アクセスに関して、システムはオンライン状態である以
上、システムへ固膏の記憶領域のアクセスを保護する必
要があり、例えばプロセ、。
アクセスに関して、システムはオンライン状態である以
上、システムへ固膏の記憶領域のアクセスを保護する必
要があり、例えばプロセ、。
す内の記憶保護機構において、あるいは主記憶装置内の
記憶保護機構において監視されていた。
記憶保護機構において監視されていた。
第２図は従来におけるこの種の制御方式の一例を示すブ
ロック図である。
ロック図である。
発明が解決しようとする課題
」−述した従来の診断制御方式は、該診断プロセッサの
メモリアクセスに対する記憶領域の保護をシステム構成
上から考慮する必要があり、かつ該診断プロセッサがメ
モリアクセス可能な記憶領域が制限されるという問題が
ある。
メモリアクセスに対する記憶領域の保護をシステム構成
上から考慮する必要があり、かつ該診断プロセッサがメ
モリアクセス可能な記憶領域が制限されるという問題が
ある。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な診断制御方式を提供
することにある。
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な診断制御方式を提供
することにある。
課題を解決するための手段
上記目的を達成する為に、本発明の診断制御方式はシス
テム制御装置内に組込み診断実行中の被診断プロセッサ
がメモリアクセスする記憶手段を有し、かつ前記被診断
プロセッサは組込み診断実行中は該記憶手段へアクセス
する構成側９０（前記被診断プロセッサの記憶領域表示
）手段を有し、前記システム制御装置は該構成制御手段
を指定する診断制御手段を備えて構成され、前記被診断
プロセッサが診断動作実行中に前記記憶手段への情報の
書込み、及び読出しの転送制御を行うことを特徴として
いる。
テム制御装置内に組込み診断実行中の被診断プロセッサ
がメモリアクセスする記憶手段を有し、かつ前記被診断
プロセッサは組込み診断実行中は該記憶手段へアクセス
する構成側９０（前記被診断プロセッサの記憶領域表示
）手段を有し、前記システム制御装置は該構成制御手段
を指定する診断制御手段を備えて構成され、前記被診断
プロセッサが診断動作実行中に前記記憶手段への情報の
書込み、及び読出しの転送制御を行うことを特徴として
いる。
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
第１図において、システム制御装置１内の診断制御部１
０は、被診断プロセッサ２内の記憶領域表示２１をシス
テム制御装置ｌ内の記憶部ＩＩがアクセスするように状
態表示をアドレス／書込みデータ信号線３０、バス制御
信号線３３で被診断プロセッサ２のバス制御部２０に通
知する。
０は、被診断プロセッサ２内の記憶領域表示２１をシス
テム制御装置ｌ内の記憶部ＩＩがアクセスするように状
態表示をアドレス／書込みデータ信号線３０、バス制御
信号線３３で被診断プロセッサ２のバス制御部２０に通
知する。
被診断プロセッサ２のパス１制御部２ｏは、前記通知に
よって、記憶領域表示２Ｉへ書込みデータ信号線３０の
情報を設定する。
よって、記憶領域表示２Ｉへ書込みデータ信号線３０の
情報を設定する。
その後、診断制御部ＩＯは、被診断プロセッサ２ヘアド
レス／書込みデータ信号線３０．バス制御信号線３３に
よってバス制御部２ｏを介し、診断起動要求信号２３を
プロセッサ部２２へ通知する。
レス／書込みデータ信号線３０．バス制御信号線３３に
よってバス制御部２ｏを介し、診断起動要求信号２３を
プロセッサ部２２へ通知する。
被診断プロセッサ２は診断起動要求信号線２３によって
診断プログラムを実行する。
診断プログラムを実行する。
被診断プロセッサ２が診断実行中におけるメモリアクセ
スは、バス制御部２０内の記憶領域表示２１に保持され
た状態表示情報がバス要求信号線３１によってバス上へ
送出され、またアドレス／書込みデータ信号線３０によ
ってメモリアドレス情報及び書込みデータ情報が送出さ
れる。
スは、バス制御部２０内の記憶領域表示２１に保持され
た状態表示情報がバス要求信号線３１によってバス上へ
送出され、またアドレス／書込みデータ信号線３０によ
ってメモリアドレス情報及び書込みデータ情報が送出さ
れる。
診断制御部ｌＯは、バス要求信号線３１の内容が自記憶
部へのアクセスかを識別し、メモリアドレス信号線１２
及びデータ書込み時には書込みデータ信号線３０の書込
みデータ情報をデータ信号線■３で記憶部ＩＩへ送出す
る。被診断プロセッサ２から記憶部Ｉｔ内の情報の読出
しのときには、記憶部■からの読出しデータ情報がデー
タ信号１３で送出され、診断制御部ＩＯは読出しデータ
信号線３２に該続出しデータ情報を送出する。
部へのアクセスかを識別し、メモリアドレス信号線１２
及びデータ書込み時には書込みデータ信号線３０の書込
みデータ情報をデータ信号線■３で記憶部ＩＩへ送出す
る。被診断プロセッサ２から記憶部Ｉｔ内の情報の読出
しのときには、記憶部■からの読出しデータ情報がデー
タ信号１３で送出され、診断制御部ＩＯは読出しデータ
信号線３２に該続出しデータ情報を送出する。
発明の詳細
な説明したように、本発明によれば、オンライン動作中
におけるプロセッサの組込み診断を実行するに際し、被
診断プロセッサのメモリアクセスに関し、主記憶装置へ
のアクセスは行わず、ンステム制８装置が記憶部を有し
、被診断プロセッサは組込み診断実行中は、該記憶部へ
メモリアクセスする構成手段を有し、該構成手段はシス
テム制御装置により指定する手段を備えることによって
、システム制御装置内の記憶部を使用して組込み診断を
実行することができ、組込み診断中の主記憶装置の記憶
保護が可能であり、かつシステム構成によって被診断プ
ロセッサのメモリアクセスの記憶領域の制限の複雑さが
ないという効果が得られる。
におけるプロセッサの組込み診断を実行するに際し、被
診断プロセッサのメモリアクセスに関し、主記憶装置へ
のアクセスは行わず、ンステム制８装置が記憶部を有し
、被診断プロセッサは組込み診断実行中は、該記憶部へ
メモリアクセスする構成手段を有し、該構成手段はシス
テム制御装置により指定する手段を備えることによって
、システム制御装置内の記憶部を使用して組込み診断を
実行することができ、組込み診断中の主記憶装置の記憶
保護が可能であり、かつシステム構成によって被診断プ
ロセッサのメモリアクセスの記憶領域の制限の複雑さが
ないという効果が得られる。
第１図は本発明に係る診断制御方式の一実施例を示すブ
ロック構成図、第２図は従来方式によるこの種の方式の
構成例を示すブロック図である。 １６１．システム制御装置、２．、、被診断プロセッサ
、３０．、主記憶装置、１０．、、診断制御部、１１０
０．記憶部、＋２．、、メモリアドレス信号線、＋３．
、。 メモリデータ信号線、＋４．、、メモリ制御信号線、２
０、、、バス制御部、２１．、、記憶領域表示部、２２
．、。 プロセッサ部、２３．、、診断起動要求信号線、２４．
、。 プロセッサ記憶保護機構、２５．、、主記憶装置記憶保
護機構、３０．、、アドレス／＠込みデータ信号線、３
１、、、バス要求信号線、 ３２．、、読出しデータ信
号線、３３．、、バス制御信号線 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
ロック構成図、第２図は従来方式によるこの種の方式の
構成例を示すブロック図である。 １６１．システム制御装置、２．、、被診断プロセッサ
、３０．、主記憶装置、１０．、、診断制御部、１１０
０．記憶部、＋２．、、メモリアドレス信号線、＋３．
、。 メモリデータ信号線、＋４．、、メモリ制御信号線、２
０、、、バス制御部、２１．、、記憶領域表示部、２２
．、。 プロセッサ部、２３．、、診断起動要求信号線、２４．
、。 プロセッサ記憶保護機構、２５．、、主記憶装置記憶保
護機構、３０．、、アドレス／＠込みデータ信号線、３
１、、、バス要求信号線、 ３２．、、読出しデータ信
号線、３３．、、バス制御信号線 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
Claims (1)
- 複数のプロセッサ、主記憶装置、入出力制御装置及びシ
ステム制御装置が同一バスで接続される中央処理装置に
おいて、システムがオンライン動作中に前記複数のプロ
セッサに組込まれるプロセッサの組込み診断を行うに際
し前記システム制御装置が記憶部を有し、前記組込み診
断が行われる被診断プロセッサは組込み診断実行中に前
記記憶部へメモリアクセスする手段を有し、前記システ
ム制御装置は前記被診断プロセッサの記憶領域表示手段
を指定する診断制御手段を有し、前記被診断プロセッサ
が診断動作実行中に前記記憶部への情報の書込みまたは
読出しに対する転送制御を行うように構成されているこ
とを特徴とする診断制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149507A JPH01316840A (ja) | 1988-06-17 | 1988-06-17 | 診断制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149507A JPH01316840A (ja) | 1988-06-17 | 1988-06-17 | 診断制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01316840A true JPH01316840A (ja) | 1989-12-21 |
Family
ID=15476653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63149507A Pending JPH01316840A (ja) | 1988-06-17 | 1988-06-17 | 診断制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01316840A (ja) |
-
1988
- 1988-06-17 JP JP63149507A patent/JPH01316840A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0679307B2 (ja) | コプロセッサの並行動作制御方式 | |
| JPS6113629B2 (ja) | ||
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JPH0527146B2 (ja) | ||
| JPH02257249A (ja) | 情報処理システム | |
| JP3595131B2 (ja) | プラント制御システム | |
| JPH02291039A (ja) | メモリ制御システム | |
| JP3043361B2 (ja) | 分散プロセッサ制御方式 | |
| JPH01233651A (ja) | 通信制御方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0630092B2 (ja) | マルチプロセッサシステムにおける仮想記憶管理方法 | |
| JPS6349935A (ja) | 中央制御装置 | |
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| JPS597971B2 (ja) | 入出力装置の制御方式 | |
| JPH031694B2 (ja) | ||
| JPS61234447A (ja) | バス獲得制御装置 | |
| JPH02158846A (ja) | データ処理装置 | |
| JPS58163055A (ja) | デ−タ処理システム | |
| JPH02129729A (ja) | データ処理装置 | |
| JPH0433060B2 (ja) | ||
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPH11212819A (ja) | 制御ファームウエアのデバッグ方式 | |
| JPH08137738A (ja) | Ｃｐｕ調停回路 |