JPH031694B2 - - Google Patents

Info

Publication number
JPH031694B2
JPH031694B2 JP57110543A JP11054382A JPH031694B2 JP H031694 B2 JPH031694 B2 JP H031694B2 JP 57110543 A JP57110543 A JP 57110543A JP 11054382 A JP11054382 A JP 11054382A JP H031694 B2 JPH031694 B2 JP H031694B2
Authority
JP
Japan
Prior art keywords
server
virtual
under test
virtual machine
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57110543A
Other languages
English (en)
Other versions
JPS59718A (ja
Inventor
Shinji Kagawa
Shinya Tanno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57110543A priority Critical patent/JPS59718A/ja
Publication of JPS59718A publication Critical patent/JPS59718A/ja
Publication of JPH031694B2 publication Critical patent/JPH031694B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、仮想計算機からのメツセージに対す
る応答および仮想計算機に対するコマンド入力を
自動的に行い得るようにした仮想計算機システム
におけるオペレーシヨン自動化方式に関するもの
である。
〔従来技術と問題点〕
従来、AOF(Automatic Operation Facility)
等などによるOS(Operation System)のオペレ
ーシヨン自動化が行われているが、これを使用す
るシステムにおいてはAOFが動作するまでに初
期プログラム・ローデイングやマスタ・スケジユ
ーラの初期化、ジヨブ・エントリ・システムの起
動などのオペレーシヨンが必要であり、また独立
ユーテイリテイ等の自動オペレーシヨンを行うこ
とが出来なかつた。
仮想計算機システムにおいては、複数の仮想計
算機が1個の制御プログラムによつて管理されて
いる。この仮想計算機の中には自動オペレーシヨ
ン機能を使用できない仮想計算機も存在する。
〔発明の目的〕
本発明は、仮想計算機システムにおいて制御プ
ログラムの起動直後から仮想計算機の自動オペレ
ーシヨンを可能とする仮想計算機システムにおけ
るオペレーシヨン自動化方式を提供することを目
的としている。
〔発明の構成〕
そしてそのため、本発明の仮想計算機システム
のオペレーシヨン自動化方式は、複数の仮想計算
機を有する仮想計算機システムにおいて、サーバ
仮想計算機と、被テスト仮想計算機の発行した仮
想コンソールに対する入出力要求をインタセプト
し上記サーバ仮想計算機に通知する入出力要求通
知手段と、上記サーバ仮想計算機からのオペレー
シヨンを上記被テスト計算機へ通知するオペレー
シヨン通知手段とを具備し、上記サーバ仮想計算
機は上記被テスト仮想計算機からの仮想コンソー
ルに対する入出力要求を解析し対応するオペレー
シヨンを上記オペレーシヨン通知手段に通知する
機能と、被テスト仮想計算機からのメツセージを
ロギングする機能とを備えることを特徴とするも
のである。
〔発明の実施例〕
以下、本発明を図面を参照しつつ説明する。
第1図は本発明の1実施例の概念図である。第
1図において、1はAVMとよばれる制御プログ
ラム(以下、単にAVMという)、2−1ないし
2−nは仮想計算機(以下、単にVMという)、
3はサーバ仮想計算機(以下、単にサーバVMと
いう)、4−1ないし4−nは仮想コンソール、
5は出口ルーチン、6は仮想パンチ、7はメツセ
ージ・ロギング・データ用のフアイル、8はオペ
レーシヨン・データ用のフアイルをそれぞれ示し
ている。なお、仮想コンソール4−1ないし4−
nは、ダミーのものである。なお、AVMは
Advanced Virtual Machineの略である。
第1図のシステムは、AVM1を介してVM2
−i(i=1,2,……又はn)とサーバVM3
との間でデータ交換を行い、サーバVM3から
VM2−iの制御を行うシステムである。具体的
にはVM2−iから仮想コンソール4−iに対し
て発行するi/0命令をVM1を介してサーバ
VM3がインタセプトし、VM2−iから出され
たメツセージを解析し、それに対する入力データ
やコマンドを発信することにより、サーバVM3
からVM2−iを制御するものである。
AVM1の出口ルーチン25は、サーバVMへ
被テストVM2−iに対する仮想コンソールの入
出力要求を通知する機能、およびサーバVM3か
らのオペレーシヨンを被テストVM2−iへ通知
する機能などを有している。サーバVMは、被テ
ストVM2−iの仮想コンソール4−iへの入出
力要求を解析し、対応するオペレーシヨンを出口
ルーチン5へ通知する機能、および被テストVM
2−iのメツセージをロギングする機能などを有
している。
第2図は被テストVMからのWRiTE要求に対
して行われる処理の流れを説明するものである。
なお、CP本体とは出口ルーチン5を除いたAVM
1の部分を意味している。被テストVM2−iか
らWRjTE要求が出されると、プログラム・チエ
ツク割込みがハードに対してかけられる。CP本
体はそのWRiTE要求がDUMMYコンソールに対
するものであるか、否かを調べ、Yesの場合には
出口ルーチン5に制御を渡す。出口ルーチン5
は、サーバVM3への擬似アテンシヨンを作成
し、これをサーバVM3へ通知する。サーバVM
3は、このアテンシヨンを受取ると、要求受付け
のDiAGNOSE(診断)命令を発信する。CP本体
は、このDiAGNOSE命令を受取ると、サーバ
VM3からのDiAGNOSE命令であるか、否かを
調べ、Yesの場合には、制御を出口ルーチン5に
渡す。出口ルーチン5は、コンソール・アドレス
およびWRiTE要求をサーバVM3に渡すと共に、
WRiTEのSiOの命令に対する起動完了を被テス
トVM2−iに対して通知する。これはコンデイ
シヨン・コードCCを0にすることにより行われ
る。サーバVM3は、WRiTEのDiAGNOSE命令
を発行する。CP本体は、このDiAGNOSE命令を
取込み、サーバVM3からのDiAGNOSE命令で
あるか否かを調べる。Yesの場合には制御を出口
ルーチン5に移し、出口ルーチン5はWRiTEデ
ータをサーバVM3に移すと同時に被テストVM
2−iに対してチヤネル・エンドCEおよびデパ
イス・エンドDEを送る。サーバVM3は、送ら
れて来たWRiTEデータをメツセージ・ロギン
グ・データ用のフイル7に書込む。
第3図は被テストVMへコマンドを入力する場
合に行われる処理の流れを説明する図である。被
テストVM2−iにコマンドを入力しようとする
ときには、先ずサーバVM3がアテンシヨンの
DiAGNOSE命令を発信する。DiAGNOSE命令
が発信されると、CP本体はサーバVM3からの
DiAGNOSE命令か、否かを調べ、Yesの場合に
は出口ルーチン5に制御を移す。出口ルーチン5
は、被テストVM2−iへの擬似アテンシヨンを
作成し、これをサーバVM3に送ると共に、被テ
ストVM2−iへこのアテンシヨンを反映させ
る。被テストVM2−iは、このアテンシヨン通
知を受取ると、READ要求を発行する。CP本体
は、このREAD要求がDUMMYコンソールに対
するものであるか、否かを調べ、Yesの場合には
制御を出口ルーチン5に移す。出口ルーチン5は
サーバVM3への擬似アテンシヨンを作成し、こ
の擬似アテンシヨンをサーバVMに反映させる。
サーバVMは、このアテンシヨン通知を受取る
と、要求受付けのDiAGNOSE命令を発信する。
CP本体は、このDiAGNOSE命令がサーバVM3
からのものであるか否かを調べ、Yesの場合には
制御を出口ルーチン5に移す。出口ルーチン5
は、コンソール・アドレスおよびREAD要求を
サーバVM3に通知し、これと同時にREADの
SiO命令に対する起動完了を被テストVM2−i
に通知する。サーバVM3は、これらのコンソー
ル・アドレスおよびREAD要求を受取ると、オ
ペレーシヨン・データ用フアイル8からオペレー
シヨン・データを読込み、しかる後にREADの
DiAGNOSE命令を発信する。CP本体は、この
DiAGNOSE命令がサーバVM3からのものであ
るか、否かを調べ、Yesの場合には制御を出口ル
ーチン5に移す。出口ルーチン5は、サーバVM
3がフアイル8から読取つたオペレーシヨン・デ
ータを被テストVM2−iに転送し、データ完了
後、チヤネル・エンドCEおよびデバイス・エン
ドDEを通知し、これと同時にDiAGNOSE命令
に対する応答をサーバVMに返す。出口ルーチン
5は、被テスト・VM2−iに対してオペレーシ
ヨン・データを転送すると同時にREADの
DiAGNOSE命令の完了をサーバVM3に通知す
る。サーバVM3は、READ要求に対してオペレ
ーシヨン・データを送つたことをメツセージ・ロ
ギング・データ用のフアイル7に書込む。
〔発明の効果〕
以上の説明から明らかなように、本発明によれ
ば、制御プログラムの起動直後から全ての仮想計
算機の自動オペレーシヨンを可能にすることが出
来る。
【図面の簡単な説明】
第1図は本発明の1実施例の概念図、第2図は
被テストVMからのWRiTE要求に対して行われ
る処理の流れを説明する図、第3図は被テスト
VMへコマンドを入力する場合に行われる処理の
流れを説明する図である。 1…AVMとよばれる制御プログラム、2−1
ないし2−n…仮想計算機、3…サーバ仮想計算
機、4−1ないし4−n…仮想コンソール、5…
出口ルーチン、6…仮想パンチ、7…メツセー
ジ・ロギング・データ用のフアイル、8…オペレ
ーシヨン・データ用のフアイル。

Claims (1)

    【特許請求の範囲】
  1. 1 複数の仮想計算機を有する仮想計算機システ
    ムにおいて、サーバ仮想計算機と、被テスト仮想
    計算機の発行した仮想コンソールに対する入出力
    要求をインタセプトし上記サーバ仮想計算機に通
    知する入出力要求通知手段と、上記サーバ仮想計
    算機からのオペレーシヨンを上記被テスト計算機
    へ通知するオペレーシヨン通知手段とを具備し、
    上記サーバ仮想計算機は、上記被テスト仮想計算
    機からの仮想コンソールに対する入出力要求を解
    析し対応するオペレーシヨンを上記オペレーシヨ
    ン通知手段に通知する機能と、被テスト仮想計算
    機からのメツセージをロギングする機能とを備え
    ることを特徴とする仮想計算機システムにおける
    オペレーシヨン自動化方式。
JP57110543A 1982-06-26 1982-06-26 仮想計算機システムにおけるオペレ−シヨン自動化方式 Granted JPS59718A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57110543A JPS59718A (ja) 1982-06-26 1982-06-26 仮想計算機システムにおけるオペレ−シヨン自動化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57110543A JPS59718A (ja) 1982-06-26 1982-06-26 仮想計算機システムにおけるオペレ−シヨン自動化方式

Publications (2)

Publication Number Publication Date
JPS59718A JPS59718A (ja) 1984-01-05
JPH031694B2 true JPH031694B2 (ja) 1991-01-11

Family

ID=14538481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57110543A Granted JPS59718A (ja) 1982-06-26 1982-06-26 仮想計算機システムにおけるオペレ−シヨン自動化方式

Country Status (1)

Country Link
JP (1) JPS59718A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292752A (ja) * 1985-05-31 1986-12-23 Fujitsu Ltd 仮想計算機システム
JP2634841B2 (ja) * 1988-02-12 1997-07-30 日本電気株式会社 コンソールメッセージ出口制御方式

Also Published As

Publication number Publication date
JPS59718A (ja) 1984-01-05

Similar Documents

Publication Publication Date Title
US5621912A (en) Method and apparatus for enabling monitoring of guests and native operating systems
JPH10283210A (ja) 仮想計算機システム間の仮想計算機移動制御方式
JPS61202269A (ja) デ−タ処理システム
US4729091A (en) Directing storage requests prior to address comparator initialization with a reference address range
US5003468A (en) Guest machine execution control system for virutal machine system
JP2022174784A (ja) 電子制御装置及び異常判定方法
JP2708608B2 (ja) 仮想計算機のipl処理方式
JPH031694B2 (ja)
JPH07225694A (ja) 仮想計算機システム
JPH0365734A (ja) 仮想計算機システムにおけるvm間通信方式
JPS6049352B2 (ja) デ−タ処理装置
JP2864255B2 (ja) 仮想計算機方式の計算機システム
US20120284711A1 (en) Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment
JPS61184643A (ja) 仮想計算機の起動制御方式
JP2906958B2 (ja) ユーザプログラムロード方式
JPS6116098B2 (ja)
JPH0567973B2 (ja)
JPH0648453B2 (ja) 周辺装置初期化制御方式
CN119396530A (zh) 一种gpu资源的测试方法、装置、介质和电子设备
JPH0754470B2 (ja) 仮想計算機システムの制御方法
CN120448029A (zh) 虚拟机迁移方法、装置、设备及介质
JPH0126103B2 (ja)
JPH0290331A (ja) 仮想計算機システムのためのプロセツサ間通信命令処理装置
JPS6212555B2 (ja)
JPS63170758A (ja) 主記憶初期書き込み処理方式