JPH01316944A - ワイヤボンディング方法 - Google Patents

ワイヤボンディング方法

Info

Publication number
JPH01316944A
JPH01316944A JP63149572A JP14957288A JPH01316944A JP H01316944 A JPH01316944 A JP H01316944A JP 63149572 A JP63149572 A JP 63149572A JP 14957288 A JP14957288 A JP 14957288A JP H01316944 A JPH01316944 A JP H01316944A
Authority
JP
Japan
Prior art keywords
semiconductor element
cassette
wire bonding
heating block
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63149572A
Other languages
English (en)
Inventor
Kenji Ooyachi
賢治 大谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63149572A priority Critical patent/JPH01316944A/ja
Publication of JPH01316944A publication Critical patent/JPH01316944A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ワイヤボンディング方法に関し、特に半導体
素子搭載部(以下アイランドと称す)な1−のリードフ
レームを用いた場合の半導体素子の供給方法及び保持方
法に関する。
〔従来の技術〕
従来、アイランドなしのリードフレームを使用するワイ
ヤボンディング方法は次のようなっていた。すなわち、
アイランドなしのリードフレームと、前記リードフレー
ムの自動送り位置決め手段と、ワイヤボンディング部位
の加熱手段と、前記加熱手段により加熱された加熱ブロ
ックと、加熱ブロック上に半導体素子を保持する保持固
定手段と、前記加熱ブロック上に半導体素子を供給する
供給手段と、加熱ブロック上に供給された半導体素子と
アイランドなしのリードフレームの内部接続部の位置ズ
レ量を自動認識する認識制御手段とを有している。また
、前記加熱ブロック上に半導体素子を供給する手段は半
導体素子を貼付している樹脂シートを保持する手段と、
樹脂シートに貼付された半導体素子の位置を自動認識す
る手段と、樹脂シートに貼付された半導体素子を吸着し
、保持し、加熱ブロック上に載置する手段と、加熱ブロ
ック上に載置された半導体素子を保持、固定する手段を
有している。
以上のような構成において前記アイランドなしのリード
フレームのワイヤボンディング未了部分を、前記加熱ブ
ロックのワイヤボンディング部位に移送し、位置決めす
るとともに、樹脂シート上に貼付された半導体素子を前
記吸着し、保持する手段により保持し、加熱ブロック上
の所定の位置に搬送、載置し、次に加熱ブロック上に載
置された半導体素子を保持する手段により保持、固定し
た後認識手段を用いて半導体素子の位置ズレを補正し、
半導体素子の電極と、内部接続部とを、ワイヤボンディ
ングする方法となっていた。
〔発明が解決しようとする課題〕
上述した従来のワイヤボンディング方法では、樹脂シー
ト上に貼付された半導体素子を加熱ブロック上の所定の
位置に供給する際、樹脂シート上の半導体素子を自動認
識し、認識した半導体素子をフレットなどの治工具によ
り吸着し、加熱ブロックの所定の位置上に半導体素子を
搬送し、次に半導体素子を下降させ、加熱ブロック上の
所定の位置に載置するため、従来のアイランドありのリ
ードフレームにワイヤボンディングを行う方法に比べて
、ワイヤボンディングに要するインデックス時間が長く
なるという欠点がある。
上述した従来の半導体素子と、アイランドなしのリード
フレームを金属細線で接続するワイヤボンディング方法
では、樹脂シート上に貼付された半導体素子を、コレッ
トなどの治工具で吸着し、加熱ブロック上の所定の位置
に搬送、載置し、真空吸着などの手段を用いて半導体素
子を固定しているのに対し、本発明は、半導体素子を積
重ねた状態で収納したカセットの最上段ペレットを前記
カセット上部に搬送されたリードフレームに直接ワイヤ
ボンディングするという相違点を有する。
〔課題を解決するための手段〕
本発明のワイヤボンディング方法は、半導体素子と、ア
イランドなしのリードフレームを金属細線で接続するワ
イヤボンディング方法において、半導体素子を積重ねた
状態で収納したカセットの最上段ペレットを、前記カセ
ット上部に搬送されたリードフレームに直接ワイヤボン
ディングするものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を説明する作用説明図である
第1図に示すように上下方向に移動する加熱ブロックス
テージ7上に加熱ブロック5が搭載されている。前記加
熱ブロックステージ7および加熱ブロック5は、半導体
素子収納カセッ、ト1の取付穴を有しており、半導体素
子3を積重ねて収納しである収納カセット1を固定する
。前記取付穴は、収納カセット1の外壁に接する大きさ
で、加熱ブロック5により、半導体素子3は収納カセッ
ト1に納められた状態で加熱される。また、前記加熱ブ
ロックステージ7は、前記収納カセット1内の半導体素
子3を保持し、供給するための押し出し棒2を有してお
り、押し出し棒2は収納カセットl内の最下段の半導体
素子3″の下部から突き上げる構造となっている。この
ような構造において、加熱ブロックステージ7を下降さ
せ、アイランドなしのリードフレームのボンディング未
了部分を供給手段により位置決めを行い供給する。次に
加熱ブロックステージ7を上昇させ、アイランドなしの
リードフレームの内部接続部を加熱ブロック5に密着さ
せ、内部接続部を固定し、加熱する。
同時に前記押し出し棒2を上昇させ、半導体素子収納カ
セット1内の最上段の半導体素子3′を所定の高さに保
持、固定する。次に、半導体素子3′上の電極部分8と
、アイランドなしのリードフレームの内部接続部を金属
細線により接続する。
前記半導体素子3′の接続が完了した時点で加熱ブロッ
クステージ7を下降させ、その後リードフレームのワイ
ヤボンディング未了部分を供給手段により供給し、以上
で述べた方法をくり返す。
この様な方法に依れば、半導体素子を搬送、載置する必
要がないため、ワイヤボンディングに要するインデック
ス時間を0.45〜1,3秒程度短縮できる。
第2図は本発明の実施例20作用説明図である。
第2図に示すように、上下方向に移動する加熱ブロック
ステージ7上に加熱ブ四ツク5が搭載されている。前記
加熱ブロックステージ7及び加熱ブロック5には、半導
体素子収納カセット取付穴がおいており、半導体素子3
を積重ねて収納しである収納カセットを固定する。前記
取付穴は加熱ブロックステージ7においては収納カセッ
ト1の外壁に接し、収納カセット1を固定する。加熱ブ
ロック5の収納カセット1の取付穴は、収納カセット1
の外壁に接することはなく、すなわち熱の伝導も起こら
ない。また、前記加熱ブロックステージ7は、前記収納
カセット1内の半導体素子3を保持し、供給するための
押し出し棒2′を有しており押し出し棒2′は、収納カ
セット1内の最下段の半導体素子3″の下部から突き上
げる構造となっている。前記押し出し棒2は、加熱ヒー
ターも兼ねており、半導体素子3を加熱する。
このような構造において、ワイヤボンディングを行うこ
とにより、半導体素子上の電極8と、リードフレームの
内部接続部を独立して加熱されるため半導体素子収納カ
セット1を交換する際に、熱容量が小さいため加熱、冷
却が容易に行え、ワイヤボンディンダ作業に要するイン
デックス時間の短縮を図ることが可能となり実施例1と
同様の効果が得られる。
〔発明の効果〕
以上説明したように、本発明によれば、半導体素子を積
重ねた状態で収納したカセットの最上段の半導体素子と
、前記カセット上部に搬送されたアイランドなしのリー
ドフレームに直接ワイヤボンディングすることにより、
ワイヤボンディングに要するインデックス時間が短縮で
き、コス)・の低減を図れる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための作用説明図
、第2図は本発明の第2の実施例を説明するための作用
説明図。 1・・・・・・半導体素子収納カセット、2・・・・・
・押し出し棒、2′・・・・・・加熱機能を持った押し
出し棒、3・・・・・・半導体素子、3′・・・・・・
半導体素子収納カセット内の最上段に位置する半導体素
子、3″・・・・・・半導体素子収納カセット内の最下
段に位置する半導体素子、4・・・・・・アイランドな
しリードフレームの内部接続部、5・・・・・・加熱ブ
ロック、6・・・・・・金属細線、7・・・・・加熱ブ
ロックステージ、8・・・・・・電極。 代理人 弁理士 内 原   晋 (卆発ν月の牟1の曳施づ列の作用参珂園)第1 図 百32 図

Claims (1)

    【特許請求の範囲】
  1.  半導体素子と、半導体素子搭載部のないリードフレー
    ムを金属細線で接続するワイヤボンディング方法におい
    て、半導体素子を積重ねた状態で収納したカセットの最
    上段ペレットを前記カセット上部に搬送されたリードフ
    レームに直接ワイヤボンディングすることを特徴とす、
    ワイヤボンディング方法。
JP63149572A 1988-06-16 1988-06-16 ワイヤボンディング方法 Pending JPH01316944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63149572A JPH01316944A (ja) 1988-06-16 1988-06-16 ワイヤボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63149572A JPH01316944A (ja) 1988-06-16 1988-06-16 ワイヤボンディング方法

Publications (1)

Publication Number Publication Date
JPH01316944A true JPH01316944A (ja) 1989-12-21

Family

ID=15478122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63149572A Pending JPH01316944A (ja) 1988-06-16 1988-06-16 ワイヤボンディング方法

Country Status (1)

Country Link
JP (1) JPH01316944A (ja)

Similar Documents

Publication Publication Date Title
KR102281279B1 (ko) 칩 패키징 장치 및 그 방법
JP2004311938A (ja) マルチチップパッケージ用のダイ貼付と硬化インライン装置
TWI705524B (zh) 半導體製造裝置、半導體裝置之製造方法及夾頭
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
JP2003200905A (ja) チップ部品収容装置及びそれを備えたチップ部品検査装置
JP4780858B2 (ja) 半導体装置の製造方法
JPH01316944A (ja) ワイヤボンディング方法
JP2619123B2 (ja) 半導体製造装置
JP2000091403A (ja) ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法
JPS6245146A (ja) 治具およびこの治具を有する整列供給装置
JPH1167876A (ja) ダイ認識方法および半導体製造装置
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
JP3425315B2 (ja) 半導体装置の製造方法
JP2849519B2 (ja) 半導体素子接合装置
JPH065652A (ja) ワイヤボンディング装置
JPH08203962A (ja) チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法
JPH03102842A (ja) 半導体のワイヤボンディング装置
JP4049721B2 (ja) ボンディング方法、ボンディングプログラム及びボンディング装置
JPH07109026A (ja) リードフレームの供給方法及びその装置
JPH0411747A (ja) 半導体装置の製造方法及びインナーリードボンディング装置
JP3479391B2 (ja) チップマウンタおよびチップ接続方法
KR100599127B1 (ko) 알파칩 왝 본더
JPH0131694B2 (ja)
JP2001284405A (ja) 半導体製造装置
JP2617526B2 (ja) ダイボンディング装置