JPH01318164A

JPH01318164A - 図面自動生成方式

Info

Publication number: JPH01318164A
Application number: JP63151680A
Authority: JP
Inventors: Takao Saito; 斎藤　隆夫
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1989-12-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕回路素子間の接続関係をもとに図面を自動生成する図面
自動生成方式に関し、重複関係にある回路素子のグループに対して配置・配線
を行った後、これを複写して特に回路の繰り返し構造の
見易い図面を迅速に自動生成することを目的とし、回路素子間の接続関係に基づいて、重複した接続関係に
ある回路素子のグループをまとめるグループ化処理部と
、このグループ化処理部によってグループ化されたグル
ープ内の信号の流れをレベル付けして配置・配線するグ
ループ自記７・配線部と、このグループ内配置・配線部
によって配置・配線されたグループを、図面上に複写し
て配置する図面上配置部とを備え、この図面上配置部に
よって図面上に複写する態様で配置して図面を自動生成
するように構成する。

〔産業上の利用分野〕

本発明は、自動合成された論理回路を設計者に見易い形
で表示などするために、回路素子間の接続関係をもとに
図面を自動生成する図面自動生成方式に関するものであ
る。

図面の自動生成は、シミ連部な接続関係を正確に表現す
ることは勿論であるが、更に、作成した図面からそれが
表現する論理を容易に判読し得るいわゆる見易さが要求
される。また、論理回路の種々なパラメータを変えて自
動合成を繰り返してその結果を知りたい場合や、自動合
成システムの評価やデバッグなどの際に、図面の自動生
成を迅速に行うことが要求されている。

〔従来の技術と発明が解決しようとする課題〕従来の図
面自動生成方式は、ｌ素子／１ビツト（３号線で表現さ
れた接続関係や、１素子／１ビ。

ト信号線に分解した接続関係をもとに、入力側から出力
側への素子の段数に応して順次素子を配置し、これらの
素子間の接続を表す信号線の交差が少なくなることを目
標として、図面化していた。

ところが、１ビツトづつに展開され、回路の操り返し構
造が認識していないため、同一の論理演算や算術演算な
どでもビット毎に図面上の表現が異なってしまい、それ
ぞれの信号線を辿って判読しなければならず、特に回路
の繰り返し構造が極めて見難い図面となってしまうとい
う問題があった。

また、１素子、１仁号線ごとに配置・配線を行っていた
ため、同一回路が存在しても、いわば重複した態様で同
じような配置・配線を繰り返し行う必要があり、図面生
成処理時間が多く必要となってしまうという問題があっ
た。

本発明は、重複関係にある回路素子のグループに対して
配置・配線を行った後、これを複写して特に回路の繰り
返し構造の見易い図面を迅速に自動生成することを目的
としている。

〔課題を解決する手段〕

第１図は原理ブロック図を示す。

第１図において、グループ化処理部１は、複数の接続関
係にある回路素子をグループにまとめるものである。

グループ内配置・配線部２は、グループ化処理部ｌによ
ってグループ化されたグループ内の回路素子をレベル付
けして配置すると共にこれら配置した素子間の配線を行
うものである。

図面上配置部３は、グループ内置＝・配線部２によって
配置・配線されたものを、複写して図面上に配置するも
のである。

後処理部４は、図面上に複写する態様で配置した回路素
子間を接続などするものである。

〔作用〕

本発明は、第１図に示すように、論理合成などされた論
理回路を入力として、グループ化処理部ｌがこの論理回
路のうちから重複した接続関係にある回路素子のグルー
プ化を行い、グループ内置で・配線部２がこのグループ
内の回路素子を配置すると共にこの配置した回路素子間
を配線し、図面上配置部３がこれら配置・配線した後の
ものを図面上に複写し、後処理部４がこれら複写された
後の回路素子間の配線などを行い、図面を自動生成する
ようにしている。

従って、論理合成した論理回路などから重複した接続関
係にある回路素子のグループをまとめて配線・配置を行
った後、複写して図面を自動生成することにより、特に
回路の繰り返し構造の判読し易い図面を自動生成するこ
とが可能となると共に、重複した接続関係のものをまと
めて配π・配線することより、迅速に図面を自動生成す
ることが可能となる。

（実施例〕第２図フローチャートに示す順序に従い、第３°図を用
いて本発明の１実施例に係わるグループ化について順次
詳細に説明する。

第２図において、■は、複数ビットからなる外部端子（
ｎ）の取り出しを行う、これは、例えば第３図（イ）論
理回路例中の複数ビットからなる外部端子（ｎ）として
端子１を取り出してこれをグループの核（代表）とし、
これに対して複数ビットの信号線で接続される素子を集
めてグループ４ヒを行うためである。

■は、グループｃ＋　＝　（ｎ）の追加を行うと共に、
探索ノード集合Ｎ＝　（ｎの接続先素子）の設定を行う
、これは、■で取り出した外部端子（ｎ）である例えば
第３図（伺端子１の追加を行って当初グループＧ＋　＝
　（１１とし、更に、この端子１の接続先の回路素子で
ある例えば第３図（イ）回路素子６などの設定を行うこ
とを意味している。

■は、探索ノード集合から素子（Ｘ）の取り出しを行う
。ありの場合（ある外部端子からグループ化を行い、未
だ終端の端子に行き着いていない場合）には、■を実行
する。なしの場合（終端に行き着いて取り出す素子がな
くなった場合）には、■以下を繰り返し実行して次の外
部端子についてのグループ化を行う。

■は、Ｘが既に他のグループＧｊに属するか否かを判別
する。これは、■で取り出した接続先素子例えば素子６
などが他のグループＧ、に圧するものであるか否かを判
別することを意味している。

Ｎｏの場合には、■でＸから複数ビットの信号線で接続
する素子の集合との併合処理を行う、ＹＥＳの場合には
、ＧｌをＧ、に併合（２つの異なるグループの素子群を
１つのグループに併合）する。

以下■のＮＯの場合の動作について、第３図を用いて具
体的に説明する。

第１に、■で外部端子１を取り出し、■でこれをグルー
プＣ１＝ｔ１）（第３図（ロ）■）とすると共に■でこ
の外部端子１に接続されている全ての素子、端子（６，
１０，１１，１２，１３，１４）を探索ノード集合Ｎ＝
（６，１０，１１，１２，１３，１４）として設定し、
■で先頭から素子“６“を取り出し、■でこの取り出し
た素子“６”が他のグループＧＪに属さないと判別し、
■で併合処理してグループＧｉ（１，６）とする（第３
図（ロ）■）。

第２に、■で第２番目の素子“１０”を取り出し、■で
この取り出した素子“１０”が他のグループＧ、に属さ
ないと判別し、■で併合処理してグループＧｒ　　（１
，６，１０）とする（第３図（ロ）■）。

第３に、以下同様に繰り返し、第３図（ロ）■、■、［
Ｆ］に示すように併合処理を行う。

第４に、■で取り出す素子がなくなるので、■で次の複
数の接続先を持つ外部端子３を取り出し、同様に併合処
理を行なおうとするが、■でＹＥＳとなり、■でＧ、を
Ｇ、に併合を行う。この■の併合は、重複しないものを
追加、即ち外部端子３に接続されている素子、端子（１
１，１２，１３，１４）は全て既にグループに取り込ま
れているので、取り込まれていない外部端子３のみを、
第３図（ロ）■の末尾■に示すように追加（併合）する
。

以上の処理によって、論理合成などされた論理回路につ
いて、複数の接続先を持つ回路素子が例えば第３図（ロ
）■に示すようにグループ化されることとなる。

第４図は、グループ内の配置・配線例を示す。

図中、レベルエないし４は、入力側から出力側に向かっ
て信号の伝播する順序をレヘル付け（段数付け）したも
のである、このレベル１ないし４に対して、第３図（ロ
）■に示すグループ化された集合について、複数個の素
子を表す各素子（例えば第３図（イ）の１．６．１０な
ど）を順次並べると共に複数ビットの信号線の流が直線
的になるように配置を調整して、第４図図示のようにす
る。

この際、必要に応じて信号線の線分座標も生成する。こ
こで太線が複数の信号線を表す。尚、図中点線は、ビッ
ト独立な演算素子部分を表す。

第５図はビット展開と配置・配線例を示す。これは、第
４図グループ内の配置・配線を行ったものを、重複して
いる分（ビット数分）、即ち点線を用いて示す部分につ
いて、全体の領域を考慮して複写すると共に、素子を図
面上の位置へ配置したものである。これらの複写および
配置した後、グループに含まれない素子を図面上に配置
し、必要に応じて接続信号線を表す線分を生成する。

以上の処理によって、第５図に示すように、外部端子な
どの核から複数ビット綿で接続される素子をグループと
して集め、このグループ内でレヘル付けした態様で配置
・配線を行った後、これを重複分だけ複写して図面を生
成することにより、データの流れの判り易い図面を自動
生成することが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、論理合成した論
理回路などから重複した接続関係にある回路素子のグル
ープをまとめて配線・配置を行った後、複写して図面を
自動生成する構成を採用しているため、データの流れの
判り易い図面、特に回路の繰り返し構造の判読し易い図
面を迅速に自動生成することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の動
作説明フローチャート、第３図は本発明の動作説明図、
第４図はグループ内の配置・配線例、第５図はビット展
開と配置・配線例を示す。図中、１はグループ化処理部、２はグループ内配置・配
線部、３は図面上配置部、４は後処理部を表す。

Claims

【特許請求の範囲】回路素子間の接続関係をもとに図面を自動生成する図面
自動生成方式において、回路素子間の接続関係に基づいて、重複した接続関係に
ある回路素子のグループをまとめるグループ化処理部（
１）と、このグループ化処理部（１）によってグループ化された
グループ内の信号の流れをレベル付けして配置・配線す
るグループ内配置・配線部（２）と、このグループ内配
置・配線部（２）によって配置・配線されたグループを
、図面上に複写して配置する図面上配置部（３）とを備
え、この図面上配置部（３）によって図面上に複写する態様
で配置して図面を自動生成するように構成したことを特
徴とする図面自動生成方式。