JPH01318179A

JPH01318179A - 乗算器

Info

Publication number: JPH01318179A
Application number: JP15005088A
Authority: JP
Inventors: Ryoji Maruyama; 亮司丸山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1989-12-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】し発明の目的］（産業上の利用分野）この発明は、入力信号レベルの積に比例したデジタル出
力信号を得る乗算器に関し、特に集積化に適するように
構成され、しかも誤差補正機能を有する乗算器に関する
。

（従来の技術）各々の入力信号の積に比例したデジタル信号出力を得る
乗算器であって、しかも集積化に適するように構成され
たものとして、すでに特願昭６２−２３７４５４号に示
す「乗算器」が出願されている。

第３図はこの「乗算器」の１実施例を示す回路図である
。なおこの実施例は、後述のこの発明の１実施例の説明
と対比させるために、便宜上ゲート類の配置を上記「乗
算器」に記載のものと多少変更しであるが、本質的に両
者は同じ技術思想に基づいている。即ちこの乗算器は、
それぞれ対応した入力端子１．２から入力信号を受ける
パルス幅変調器３．４、発振器５、分周器１１、インバ
ータゲート６．７、アンドゲート８．９．１２およびオ
アゲート１０とから構成されている。なお１３．１４は
出力端子である。

この回路において、パルス幅変調器３．４は第４図の（
ａ）、（ｂ）に示すごとく、１周期を２ｔ、、２ｔｂと
し、パルス幅Ｔ、　、Ｔｂを入力端子１．２からの入力
電圧Ｖ、、Ｖｂに応じて次式に示すような、パルス信号
に変調する。

Ｔ、＝ｔ、＋τ。

Ｔｂ”ｔｂ＋τｂここで、τ１、Ｔｂは入力電圧Ｖ、　、Ｖｂに比例した
値とする。さらに、パルス幅変調器３とパルス幅変調器
４とでは、出力パルス信号ａ、ｂの周期２ｔ、　、２ｔ
ｂが、位相が相互にランダムとなるように、一定時間同
期しないように設定されている。パルス幅変調器３．４
の出力はインバータゲート６．７を介してアンドゲート
９．８に与えられる。第４図の（Ｃ）及び（ｄ）はこの
インバータゲート６．７の出力波形図である。アンド−
ゲート８．９にはこれらインバータゲート７．６の出力
と共にパルス幅変調器３．４の出力信号が入力され、そ
れらの論理積が演算される。第４図の（ｅ）、（ｆ）は
、各アントゲ−１・８．９の出力波形を示す。

次にオアゲート１０において、アンドゲート８．９の出
力の論理和が第４図（ｇ＞に示すように算出される。

一方発振器５は第４図の（ｈ）に示すごとく、パルス幅
変調器３．４のそれぞれの出力パルス信号の周波数より
も十分高い周波数で規則的なパルス列信号りを出力する
ものであり、出力されるパルス列信号りをアンドゲート
１２および分周器１１に与える。分周器１１は発振器５
からのパルス列信号りを受けて、周波数を１／２に分周
したパルス列信号ｊを出力端子１４に与える。

アンドゲート１２では、オアゲート１０の出力ｇと発振
器５からのパルス列信号１１の論理積が算出される。第
４図のＮ）に示すこの出力ｉは出力端子１３に与えられ
る。

次に上記乗算器における動作を第４図の波形図を参照し
ながら説明する。

それぞれの入力信号が対応する入力端子１．２に与えら
れ、パルス幅変調器３．４においてそれぞれの入力電圧
ｖ、　、Ｖｂに応じて、第４図の（ａ＞、（ｂ）に示す
ような出力パルス信号ａ、ｂに変調される。この出力パ
ルス信号ａ、ｂの１周期よりも十分に長い一定時間に、
パルス列信号りが、第４図の（ｈ）に示すごとく、Ｆ個
のパルス信号を出力したとする。このときアンドゲート
１２の論理積出力は第４図（ｉ）に示すようになり、そ
の出力パルス数ｐＩは、次式で示されるようになる。

ｐｔ　＝（（ａ−ｄ）＋（ｂ−ｃ）ｌｘＦ＝　　−（２
ｔ、Ｌｂ〜２τ、τ、）４ｔ、ｔｂ一方、分周器１１から出力端子１４に与えられるパルス
列信号ｊのパルス数ｐ」はＦ／２であるため、出力端子
１３．１４に出力されるパルス信号のパルス数を、図示
しないカウンタあるいはマイコン等で計数して、論理積
出力ｉのパルス数がらパルス列信号ｊのパルス数を減算
すれば、以下に示ずようなパルス数が得られる。

例した値であるので、出力端子１４に与えられるパルス
信号のパルス数から出力端子１３に与えられるパルス信
号のパルス数を減算すれば、それぞれの入力電圧の積（
ｖ、ｘＶｂ　）に比例したデジタル信号を得ることが出
来る。

（発明が解決しようとする課題）このように構成された乗算器では、理想状態ではそれぞ
れの入力電圧の積に比例したデジタル信号を得ることが
出来る。ところがこのような回路では、一般にパルス幅
変調器等において出力波形に誤差を生じ易く、そのため
サンプリング周波数を上げられないと言う欠点を有して
いる。また経年変化を生じてパルス幅変調に誤差を生じ
ることもある。

この発明は、従来装置の以−ＥのＪ：うな欠点に関して
なされたものであり、誤差補正回路を附加することによ
って出力中に含まれる誤差の軽減を図り、より高精度の
乗算器を得ることを目的とする。

［発明の構成］（課題を解決するための手段）上記目的を達成するために、この発明では、それぞれの
入力信号を入力信号のレベルに応じてパルス幅が変位し
それぞれ非同期となるパルス信号に変換する手段と、」−記変換手段から出力されるパルス信号の周波数より
も高い周波数のパルス信号を出力する発振手段と、少なくとも１個の入力信号の反転信号をこの入力信号と
共にデユーティが１；１で上記発振手段圧力よりも十分
に遅い周波数のパルス信号によって交互に切り替えて上
記パルス信号の変換手段に入力するスイッチング手段と
、上記入力信号の反転信号に基づく出力を含む上記変換手
段から出力されるパルス信号と上記発振手段から出力さ
れるパルス信号および上記スイッチング−Ｆ段の切り替
え信号を受けて所定の論理演算を行い、上記変換手段か
ら出力されるパルス信号のパルス幅に応じて」−記発振
手段から所定時間に出力されるパルス数を算出して、入
力信号レベルの積に比例したデジタル信号を得る論理演
算手段と、を備え、上記スイッチング手段を介した入力信号とその
反転信号との交互の入力によって上記変換手段で発生す
る誤差の補正機能を有するようにしたことを要旨とする
９（作用）上記構成において、変換手段には入力信号とこの入力信
号の反転信号が］二１の時間比で切り替えられて入力さ
れるため、入力信号の乗算を行いデジタル処理する論ｊ
ｌｌｊ演算回路において、変換手段で発生するパルス幅
変位信号中に含まれる誤差分は入力信号とその反転信号
によるものとの間でかなりの部分が相殺され、大幅に減
少する。従って変換手段における誤差の影響の少ない、
精度の高い乗算を行うことが出来る。

（実施例）以下、図面を用いてこの発明の一実施例を説明する。

第１図はこの発明の一実施例にかがる乗算器の回路図、
第２図は第１図に示す乗算器の動作波形図である。なお
、第１図に示すこの発明の実施例において、第３図に示
した回路図と同様の符号は同じ構成部材を示し、かつそ
の動作も同じであるため重ＩＭシた説明は省略する。

第１図において、２１は入力端子１に印加する電１［Ｖ
、とは反対の極性を有し、かつ絶対値が等しい電圧−■
、を印加するための入力端子、２２．２３は入力端子］
とパルス幅変調器３、および入力端子２１とパルス幅変
調器３間に挿入されたスイッチであり、図示するように
スイッチ２２はタイミング回路２５の出力によってオン
・オフ制御され、スイッチ２３はインバータゲート２４
によって反転されたタイミング回路２５の出力によって
オン・オフ制御されている。タイミング回路２５は、パ
ルス幅変調器３、・４および発振器５の発振周波数より
も十分遅い周波数で、デユーティが１：ｌのパルスを連
続して発振することによって、入力電圧Ｖ、　、−Ｖ、
が１：１−の時間比でパルス幅変調器３に印加されるよ
うにスイッチ２２．２３を切り替える。２６はイクスク
ルーシブノアゲー１−（ＥＸ−ノアゲート）で、オアゲ
ート１０の出力信号とタイミング回路２５の出力との排
他的論理和を収るものである。ＥＸ−ノアゲート２６の
出力はアンドゲート１２の一方の入力となり、ここで発
振器５の出力との論理積が収られる。

この発明の一実施例は以上のように構成されており、次
にその動作を第２図を参照して説明する。

第１図におけるパルス幅変調器３は、理想状態では一周
期２ｔ、で、入力電圧■、に応じてパルス幅変調し、Ｔ、＝ｔ、＋τ。

であるパルスを出力する。なおτ、は入力電圧Ｖ、に比
例した大きさを有する。しかしながら実際の回路では、
パルス幅変調器に使用している演算増幅器のオフセット
、スルーレート等の原因で出力パルス幅に誤差が生じる
。パルス幅変調器３に発生する誤差分をＡとすると、ｒ、＝ｔ、＋τ、＋Ａで示すことができる（第２図（ａ）参照）。一方端子２
１からスイッチ２３を介して電圧−■、をパルス幅変調
器３に入力したときＴ、＋−は、Ｔ、−＝ｔ、−τ、＋
Ａで示される（第２図（ａｌ）。

同様にして、誤差分Ｂを含んだパルス幅変調器４の出力
パルス幅Ｔｂは、Ｔｂ”ｔｂ十τゎ＋Ｂで示される（第２図（ｂ））。なおτ、は、入力電圧■
、に比例した大きさを有する。

今、第１図でタイミング回路２５がハイレベルであって
スイッチ２２がオンの場合、即ち端子１より電圧■、が
パルス幅変調器３に入力されている場合、アンドゲート
８の出力パルスにおけるオン時間比Ｐ、は、で示される。またアンドゲート９における出力パルスの
オン時間比Ｐ、は、で示される。従ってオアゲート１０における出力のオン
時間比ＰｔはＰｒ＝Ｐ−＋Ｐｂ＝ｔａ　ｔｂ−τ１τｂ−τ、Ｂ−Ａτゎ−Ａ−［３ｔａ
ｔｂ・・・（１）となる。今タイミング回路２５はハイレベルの信号を送
出しているので、ＥＸ−ノアゲート２６における出力パ
ルスはオアゲート１０の出力パルスと同じである。

次にタイミング回８２５がロウレベルの信号を送出して
いる場合を考える。このときスイッチ２３がオンである
ため端子２１から電圧−■、がパルス幅変調器３に入力
され、そのためアンドゲート８の出力パルスにおけるオ
ン時間比Ｐ、−はで示される。同様にアンドゲト９の出
力パルスにおけるオン時間比Ｐ、−も、で示される。従ってオアゲート１０における出力パルス
のオン時間比Ｐ（−は、Ｐｔ−＝Ｐ、−＋Ｐｂ　−＝ｔ−ｔｂ＋τ、τｂ＋τ、Ｂ−τｂＡＡ−Ｂとなる。今
タイミング回＃１２５の出力がロウレベルであるため、
ＥＸ−ノアゲート２６はインバータとなり、その出力パ
ルスはＰｂ−１即ちＰｉ　　−＝Ｉ　　　Ｐｔ　　−＝２゛°“・・・（２）− となる。

タイミング回路２５が、一定周期でデユーティ１：１の
ロウ−ハイ信号を繰り返し送出しているとすると、ＥＸ
−ノアゲーｌ〜２６の出力のオン時間比Ｐｔは、（１）
、（２）式より、となる。

この（３）式を上記（１）式と比軸すると、誤差Ａ及び
Ｂを含む項は（３）式では（−τ、　Ｂ）／２ｔ、ｔｂだけとなり、ＥＸ−ノアゲ
ート２６の出力おいてパルス幅変調器３．４の出力中に
含まれる誤差分がかなり相殺されて減少したことがわか
る。

発振器５は単位時間内にＦ個のパルスを出力するものと
すると、アンドゲート１２における単位時間当たりの出
力パルス数Ｐｒは、 ×Ｆで示される。また２分の１分周器１１の出力はＦ／２で
あるので、端子１４における出力パルス数からアンドゲ
ート１２の出力パルス数、すなわち端子１３における出
力パルス数を引くと、となる。Ｂは誤差分であり、τ１
、τｂに比べて小さいため、この（４）式における誤差
の項はかなり小さく、従って端子１４と端子１３におけ
る出力の差を取ることによって、はぼ入力信号の積に比
例したパルス出力を得ることが出来る。

また、さらに入力電圧Ｖ、を交流とすると、上記（４）
式中のτａ−Ｂの項が交流前半半周期と後半半周期とで
相殺されて削減するため、端子１４と端子１３における
出力差は、となって、誤差分を全く含まないパルス出力を得ること
が出来る。

このように第１図の回路によれば、誤差分の影響を極め
て小さくして、あるいは全く誤差分を含む事無く、入力
信号の乗算を行うことができるので、精度が高く、しか
も経年変化による精度の低下を生じない乗算器を得るこ
とが出来る。

なお、この発明は上記第１図の実施例に限定されるもの
ではない。例えば、第１図のゲート類の配置は同様の論
理演算を行うものであればどのようなものでも良い。１
例として、ゲート６．７．８．９．１０は排他的論理和
ゲートに当然置き換えることが可能である。さらに上記
実施例ではタイミング回路２５によってスイッチ２２．
２３のオン、オフ制御を行っているが、パルス幅変調器
３．４または発振器５の出力周波数を分周してスイッチ
２２．２３のオン、オフ制御を行っても良い。

また、パルス幅変調器３．４の出力を直接マイクロコン
ピュータ等に入力し、発振器５、タイミング回路２５か
らの出力信号を用いることなく、ソフトウェアにより処
理するようにしても良い。

さらに上記実施例では出力端子１３．１４間の出力差を
取ることによって入力信号の積に対応したパルス信号を
得ているが、上記（１）式と（２）式の差を取ること、
具体的にはオアゲート１０の出力において、スイッチ２
２がオンのときの出力パルスオン時間と、スイッチ２３
がオンのときの出力パルスオン時間との差を取ることに
よっても上記実施例と同様、入力信号の積に比例した信
号が得られる。

［発明の効果］以上、実施例を挙げて説明したように、この発明の乗算
器では、パルス幅変調器出力における誤差を最少に軽減
した。さらには全く誤差を含まない乗算を実行すること
が出来る。またこの誤差の補正に要する回路は、半導体
のみで構成できるなめ、ＩＣ化が容易である。さらに誤
差の補正機能を有する回路であるため、パルス幅変調器
に高性能の演算増幅器を用いる必要がないので、コスト
ダウンを計ることが出来る。同様に回路内に誤差補正機
能を有しているなめ、パルス幅変調器の周波数すなわち
サンプリング周波数を上げることが可能となり、入力信
号の変動に強い乗算器を得ることが出来る。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る乗算器の回路図、第
２図は第１図の回路の動作説明に供する波形図、第３図
は従来の乗算器の回路図、および第７１図は第３図の回
路の動作説明に供する波形図である。１．２・・・入力端子　　３．４・・・パルス幅変調器
５・・・発振器　　　　　６．７・・・インバータゲー
ト８．９．１２・・・アンドゲート１０・・・オアゲート　　１１・・・分周器１３．１４
・・・出力端子２１・・・入力端子

Claims

【特許請求の範囲】それぞれの入力信号を入力信号のレベルに応じてパルス
幅が変位しそれぞれ非同期となるパルス信号に変換する
手段と、上記変換手段から出力されるパルス信号の周波数よりも
高い周波数のパルス信号を出力する発振手段と、少なくとも１個の入力信号の反転信号をこの入力信号と
共にデューティが１：１で上記発振手段出力よりも十分
に遅い周波数のパルス信号によって交互に切り替えて上
記パルス信号の変換手段に入力するスイッチング手段と
、上記入力信号の反転信号に基づく出力を含む上記変換手
段から出力されるパルス信号と上記発振手段から出力さ
れるパルス信号および上記スイッチング手段の切り替え
信号を受けて所定の論理演算を行い、上記変換手段から
出力されるパルス信号のパルス幅に応じて上記発振手段
から所定時間に出力されるパルス数を演算して、入力信
号レベルの積に比例したデジタル信号を得る論理演算手
段と、を備え、上記スイッチング手段を介した入力信号とその
反転信号との交互の入力によつて上記変換手段で発生す
る誤差の補正機能を有するようにしたことを特徴とする
乗算器。