JPS6324665Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、入力クロツクを分周する分周器の分
周回路に関するものである。

ある一定の周波数のクロツク信号（以下クロツ
クと略記する）を分周してクロツクの１／２の周波 数の信号を出力するような分周器として、たとえ
ば第１図に示す回路が用いられている。第１図は
公知のデジタル回路技術で容易に実現でき、Ｔタ
イプフリツプフロツプ（以下TFFと略記する）
と呼ばれ広く用いられている回路である。図中１
はクロツク入力端子、２はリセツト信号入力端
子、３，４は出力端子である。第２図に第１図に
示すTFFの動作タイムチヤートを示す。クロツ
ク５を端子１に入力し、リセツト信号６を端子２
に入力する。リセツト信号６が１レベルにある間
はTFFはリセツト状態となりクロツク５のレベ
ル変化によらず端子３の出力信号７は０レベルに
保たれる。リセツト信号６が０レベルになると
TFFはリセツト解除状態になり、クロツク５が
１レベルから０レベルに変わる毎に端子３の出力
信号７は０レベルから１レベルあるいは１レベル
から０レベに変わり、第２図７に示す出力信号が
得られる。（この時端子４からは７と逆極性の出
力信号が得られる。）すなわち、リセツト信号が
０レベルの時クロツク５を２分周した信号が端子
３，４に得られる。

第３図にクロツクに対するリセツト信号のリセ
ツト解除の位相変化により、出力信号が変化する
様子を示す。第３図でリセツト信号６が実線で示
す位相にある場合、出力信号７は実線で示すよう
な波形となる。またリセツト信号６が破線で示す
位相にある場合、出力信号７は破線で示すような
波形となる。したがつてリセツト信号６の位相が
第３図の実線から破線（あるいはこの逆）にずれ
た場合出力信号のクロツクに対する位相が第３図
７の実線から破線（あるいはこの逆）にずれてし
まう欠点がある。

一般にリセツト信号としてクロツクと同期した
信号を用いることが多いが、このような場合でも
リセツト信号を生成するための分周回路等の温度
特性などにより、クロツクとリセツト信号の位相
はしばしば変動する。この欠点を解決するため、
第４図に示す回路技術を既に本出願人から出願中
である。

第４図において、基準周波数の発振器８の出力
を分周器９で分周しリセツト信号６を得る。一方
別の分周器１０によりたがいに極性の反転したク
ロツク１１，１２を得る。１３は第１図に示した
TFFである。TFF１３の入力クロツク５として、
スイツチ１４ａを介してクロツク１１あるいはク
ロツク１２が選択的に入力される。位相検出回路
１５は上記クロツク５とリセツト信号６との位相
を検出し、スイツチ１４ａの接続を切り換える機
能をもつ。

第５図は上記例の要点を説明するタイミングチ
ヤートである。TFF１３の入力端子にクロツク
５ａを入力した時、リセツト信号６が第５図の位
相にあれば、第３図に示すようにリセツト信号の
位相ずれにより端子３の出力信号の位相がずれ
る。この時クロツク極性を反転し５ｂで示す波形
にすればリセツト信号６の位相が第５図の実線←→
破線でずれたとしても端子３の出力信号は第５図
７で示す位相を保つ。

ところで、上記例を例えば固体撮像素子の駆動
回路に用いる場合、第４図のクロツク５と、この
反転信号１６とから波形整形回路１７，１８を介
し回体撮像素子１９の駆動パルス２０，２１を生
成するような回路構成が必要となる場合がある。
この時スイツチ１４ａと連動するスイツチ１４ｂ
により、クロツク１６にクロツク５の反転信号を
得る。ここで問題点は分周器１０の出力クロツク
１１，１２の位相差として完全な180゜が得られな
いことである。一般にＣ−MOSプロセスICにお
ける分周器は第１図に示すような論理ゲート構成
あるいはその他公知の論理ゲート構成によるいわ
ゆるフリツプフロツプで実現されるが、論理ゲー
トの非対称性あるいは出力配線に寄生する浮遊容
量の相違等により、出力クロツク１１，１２の位
相差を厳密に180゜に保つことは現状技術では極め
て困難であり、第６図に例示するように180゜位相
差からのずれｔ（時間にして数nsec程度）は避け
難い。

したがつて、固体撮像素子１９の駆動パルス生
成にクロツク５とクロツク１６を用いる場合、ス
イツチ１４ａ，１４ｂの接続方向によりクロツク
５とクロツク６、ひいては波形整形回路１７，１
８の出力である固体撮像素子駆動パルス２０，２
１の位相関係が変化する。

一般に固定撮像素子においては、その出力映像
信号２２中に駆動パルス２０，２１からのパルス
性ノイズが重畳し、そのままでは映像信号が入力
される第４図で図示していない増幅器等が上記パ
ルス性ノイズで飽和現象をおこし、正常な信号処
理動作が望めない。そこで上記増幅器の前段にパ
ルス性ノイズを軽減するためのノイズキヤンセル
回路が挿入される。一般に上記ノイズキヤンセル
回路として、ノイズ源である駆動パルス２０，２
１と同一周波数のパルスに、ちようど重畳したパ
ルス性ノイズが打消されるような周波数特性を持
たせ、位相および振幅を調整して映像信号に注入
するような動作原理のものが用いられる。

さて、固体撮像素子の駆動パルス２０，２１と
して６〜7MHzの高周波パルスが用いられるが映
像信号２２中に重畳するパルス性ノイズの波形は
駆動パルス２０，２１の相対位相に対して敏感で
あり、駆動パルス２０，２１のある位相関係でパ
ルス性ノイズを打消すようにノイズキヤンセル回
路を設定した後、駆動パルス２０，２１の位相関
係が変動するとノイズキヤンセル効果が減じた
り、場合によつては効果が完全に失なわれること
がある。したがつて第４図の従来例において回路
動作によりスイツチ１４ａ，１４ｂが切り換わる
と、映像信号に重畳するパルス性ノイズがキヤン
セルできず、その結果正常な信号処理が行なえな
くなり、上記回路によるビデオカメラ等の撮影画
像が著しく劣化する欠点があつた。

本考案の目的は、上記従来技術の欠点をなく
し、リセツト信号のわずかな位相ずれに対してク
ロツクと分周出力信号との位相ずれが生じないよ
うな分周回路であり、かつ上記クロツクを入力信
号とする上記分周回路以外の他の回路動作に本考
案の回路動作により悪影響をおよぼさないような
分周回路を提供するにある。

本考案の要点は、分周回路のリセツト信号とし
て互に位相の異なる２つの信号のいずれか一方を
スイツチにより選択できる構成とし、上記スイツ
チの第１の接続において該分周器のクロツクに対
するリセツト信号の位相を検出し、リセツト信号
がクロツクのある位相にある場合に上記スイツチ
を第２の接続に切り換えるように構成したことで
ある。

以下、具体的実施例により本考案を詳細に説明
する。第７図に本考案の一実施例を示す。図中第
４図の従来例と同一機能のものには同一番号を付
す。分周器１０の出力クロツク１１を、スイツチ
を介することなく後述する位相検出のために用い
られる遅延回路２３を経てTFF１３の端子１に
入力し、端子３から２分周信号７を得る。一方分
周器９の出力２４あるいは出力２４を遅延回路２
５により時間遅延させた信号２６のいずれか一方
をスイツチ２７で選択してリセツト信号６を得
る。

第８図で本考案の要点を説明する。TFF１３
の入力端子１にクロツク５を入力した時リセツト
信号６が第８図６ａの位相にあれば第３図に示す
ようにリセツト信号の位相ずれにより端子３の出
力信号の位相がずれる。この時リセツト信号のク
ロツク５に対する位相を６ｂのように切り換えれ
ば、リセツト信号６の位相が第８図の実線、破線
でずれたとしても端子３の出力信号は第８図７で
示す位相を保つ。この動作を実現するため、リセ
ツト信号の位相を検出し、リセツト信号の位相を
切り換える回路を次に説明する。

第７図２８はデジタル回路で広く用いられてい
るＤタイプフリツプフロツプ（以下DFFと略記
する）である。DFF２８のデータ端子Ｄにリセ
ツト信号６を入力し、クロツク端子φに遅延回路
２３を介さないクロツク１１を入力する。第９図
に第７図の回路の動作タイムチヤートを示す。
TFF１３のクロツク５は遅延回路２３の遅延時
間だけクロツク１１の位相が遅れた波形となる。
最初にスイツチ２７が分周器出力２４に接続され
ていればリセツト信号６は分周器出力２４と同一
波形となる。

ここでリセツト信号６が１レベルから０レベル
に変わる位相が第９図にＴで示す時間内（すなわ
ちクロツク１１が１レベルから０レベルに変わる
時刻より後でクロツク５が１レベルから０レベル
に変わる時刻より前）にある時、TFF１３の出
力信号７はＣで示す位相で０レベルから１レベル
に変わる。一方DFF２８から端子Ｄの入力信号
６と、端子φの入力クロツク１１によりｄで示す
位相で１レベルから０レベルに変わるような出力
信号２９が得られる。第７図の公知のNAND回
路３０に出力信号２９と出力信号７を入力し、 NAND回路出力３１を得る。NAND回路出力
３１をスイツチ制御回路３２に入力する。スイツ
チ制御回路は、入力信号が１レベルから０レベル
に変わつた時のみ、その出力信号３３の極性が反
転するように構成する。このような機能をもつ回
路は、公知の技術で容易に実現できる。たとえば
第１図のTFFにおいて端子２を常に０レベルに
保つように構成してもよいし、リセツト機能を持
たない公知のTFFを用いてもよい。

スイツチ２７を、スイツチ制御回路出力３３が
０レベルの時分周器出力２４側に接続し、出力３
３が１レベルの時出力２６側に接続するように構
成すれば、第９図の位相Ｃの後でリセツト信号の
位相が切り換わる。リセツト信号６の周期をクロ
ツク１１の周期の整数倍にしておけば前述でスイ
ツチ２７が切り換わつた以後のリセツト信号６が
１レベルから０レベルに変わる位相すなわちリセ
ツト解除の位相はクロツク１１あるいはクロツク
５に対し第９図６′のようになり、出力信号７，
２９，３１，３３の波形は７′，２９′，３１′，
３３′のようになる。したがつてリセツト信号
６′の位相がわずかに変化しても出力信号７′のク
ロツク５に対する位相は変化しない。ここで遅延
回路２５の遅延時間は第８図からもわかるように
クロツク５の半周期（あるいはその奇数倍）に設
定するのが最適である。このような遅延回路は公
知のパルス遅延線等を用いて容易に実現できるも
のである。

第１０図はスイツチ２７が遅延出力２６に接続
されていた場合の動作タイムチヤートである。第
９図でスイツチ２７が切り換わつた後リセツト信
号６の位相が温度、電源電圧等の大幅な変動によ
り大きくずれた場合、あるいは分周回路９，１０
の回路特性のばらつきにより、スイツチ２７の上
記接続においてもリセツト信号６が第１０図Ｔで
示す時間内にくることがある。この場合も第９図
の説明と同様にして位相Ｃの後でリセツト信号６
が出力２６から出力２４に切り換わる。またスイ
ツチ２７が切り換わつた以後のリセツト解除の位
相は第１０図６′となり、出力信号は７′，２９′，
３１′，３３′のようになりリセツト信号６′の位
相がわずかに変化しても出力信号７′のクロツク
５に対する位相は変化しない。

次にスイツチ２７の一実施例を第１１図に示
す。公知のNAND回路３４およびインバータ回
路３５を図のように構成し、端子３６に第７図の
分周器出力２４、端子３７に遅延出力２６、端子
３８にスイツチ制御回路出力信号３３をそれぞれ
入力し、端子３９から出力をとればスイツチ２７
の機能が実現できる。ここで第７図においてクロ
ツク５およびクロツク１２から遅延回路２３と同
一の遅延回路４０を介して得られるクロツク１６
を波形整形回路１７，１８に入力して固体撮像素
子１９の駆動パルス２０，２１を生成すれば、本
考案の回路動作により駆動パルス２０，２１は何
ら影響を受けない。

以上説明したように、本考案によれば分周器の
入力クロツクに対するリセツト信号の位相を検出
し、リセツト解除がクロツクのある位相にある時
にリセツト信号の位相を自動的にずらすように構
成したので、リセツト信号のわずかな位相ずれが
あつても分周器出力のクロツクに対する位相は変
化しない。また上記本考案による回路動作時に上
記クロツクは何ら変化しないので上記クロツクを
入力信号とする他の回路に悪影響を与えることが
ないなどの効果を有するものである。

【図面の簡単な説明】

第１図は公知のTFFの構成図、第２図、第３
図は第１図のTFFの動作タイムチヤート、第４
図は従来例のブロツク図、第５図、第６図は従来
例の動作タイムチヤート、第７図は本考案の実施
例のブロツク図、第８図は本考案の要点を説明す
る動作タイムチヤート、第９図、第１０図はそれ
ぞれ第７図の分周回路の動作タイムチヤート、第
１１図は第７図のスイツチの構成図である。 ５：クロツク、６：リセツト信号、７：２分周
出力、８：基準発振器、９：分周器、１０：分周
器、１１，１２：クロツク、１３：TFF、２
３：遅延回路、２５：遅延回路、２７：スイツ
チ、２８：DFF、３０：NAND回路、３２：ス
イツチ制御回路。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 入力されたクロツク信号を分周して出力し、
   かつ、入力されたリセツト信号によりその動作
   または停止が制御される分周器と、前記クロツ
   ク信号の周期の略整数倍の周期を有する第１の
   リセツト信号を発生し出力する第１のリセツト
   信号発生回路と、前記第１のリセツト信号と同
   一の周期を有し前記第１のリセツト信号より所
   定時間遅延された位相を有する第２のリセツト
   信号を発生し出力する第２のリセツト信号発生
   回路と、入力された制御信号に応じて前記第１
   のリセツト信号または第２のリセツト信号を選
   択し前記分周器にリセツト信号として入力する
   選択手段と、前記分周器に入力されたリセツト
   信号の前記クロツク信号に対する位相を検出し
   前記リセツト信号の位相が前記クロツク信号に
   対し所定の位相となつたときに、第１のリセツ
   ト信号または第２のリセツト信号を切り換える
   制御信号を前記選択手段に供給する位相検出回
   路とから成ることを特徴とする分周回路。 ２ 前記第２のリセツト信号発生回路は、第１の
   リセツト信号が入力され、入力された第１のリ
   セツト信号を遅延して出力する遅延回路により
   構成されていることを特徴とする実用新案登録
   請求の範囲第１項記載の分周回路。