JPH0131833B2 - - Google Patents

Info

Publication number
JPH0131833B2
JPH0131833B2 JP57178234A JP17823482A JPH0131833B2 JP H0131833 B2 JPH0131833 B2 JP H0131833B2 JP 57178234 A JP57178234 A JP 57178234A JP 17823482 A JP17823482 A JP 17823482A JP H0131833 B2 JPH0131833 B2 JP H0131833B2
Authority
JP
Japan
Prior art keywords
peaking
video signal
signal
transistor
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57178234A
Other languages
English (en)
Other versions
JPS5873291A (ja
Inventor
Arubaato Haautsudo Reohorudo
Rooren Shanree Za Sekando Robaato
Hetsuteiga Jeemuzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of JPS5873291A publication Critical patent/JPS5873291A/ja
Publication of JPH0131833B2 publication Critical patent/JPH0131833B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/205Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の関連する技術分野〕 この発明はテレビ受像機で処理された映像信号
に存在するピーキングの量を自動的に制御して、
回路の直流誤差の機会を減ずると共に、その回路
の相当部分の構成を集積回路化し易くするように
予測可能のバイアスを印加された直流結合装置に
関する。
〔従来技術〕
テレビ受像機で処理された映像信号に応じて生
成される再生画像は、映像信号の振幅変化の勾配
すなわち「峻度」を増すことにより主観的に改善
すなわち増強することができる。この増強は普通
信号の「ピーキング」と呼ばれ、映像信号の高周
波数情報に一般に関係する。例えば水平画像ピー
キングは振幅変化の直前と直後にそれぞれ信号の
「プレシユート」と「オーバーシユート」を発生
して、白黒相互間の映像信号の振幅変化を強調す
ることにより行うことができる。
テレビ受像機で処理されたビデオ信号の示すピ
ーキングの量はチヤンネルごとに変ることもあ
り、また種々の原因に依ることもある。放送用送
信機においておよびテレビ受像機内の回路によつ
て、一定量または制御可能な量の水平ピーキング
が与えられる。また信号のピーキングとデピーキ
ングは有線映像信号分配路中の(例えばインピー
ダンス不整合による)信号の「不整合」に因るこ
ともある。信号のピーキングによつて映像信号の
高周波数応答が強調されるため、高周波ノイズの
存在もまた映像信号に与えるべきピーキングの量
を決定する要因である。従つて種々の源から印加
されたピーキング成分を含む映像信号の高周波数
成分の関数として映像信号のピーキング量を自動
的に制御し、種々の信号条件に対して画像細部の
良好な画像を再生する目的に合うようにすること
が望ましい。
また、この自動映像信号ピーキング制御系を直
流結合して、高価な交流信号結合用コンデンサの
必要をなくすると共に、ピーキング制御系の集積
回路化を容易にすることも望ましい。一般に集積
交流結合用コンデンサは実際的でなく、過大な集
積回路表面積を占めるし、個別交流結合用コンデ
ンサは集積回路に1個またはそれ以上の限られた
数しか得られない外部端子を利用するという欠点
を有する。しかし直流結合方式では(例えば供給
電圧の変化や温度効果で起こることのある)制御
系の有効度を損ずる直流誤差の悪影響を減ずるた
めその系の零入力バイアスを予測し得るように保
つ必要がある。
〔発明の開示〕
ここに開示するこの発明の自動映像信号ピーキ
ング制御方式は大部分を集積回路化することがで
きる。この方式は相補位相信号結合、差動信号組
合せおよび信号制御並びに対称直流バイアスによ
つて直流結合され、予測し得るようにバイアスさ
れる。
詳言すれば、ピーキング信号発生器からのピー
キング信号がピーキング信号ゲートに供給される
と、そのゲートは映像信号中に存在するピーキン
グ成分を含む高周波数情報の量を示す制御電圧に
応じて出力に可制御量の相補位相のピーキング信
号を生成する。この相補位相のピーキング信号は
相補位相の映像信号と差動的に組合されてピーキ
ング済映像信号を生成する。ピーキング信号ゲー
トは差動制御入力を有し、これが制御電圧に応じ
て対称バイアス結合回路網から平衡零入力直流バ
イアスを受ける。そのバイアス結合回路網の1つ
は制御電圧発生用の映像信号検波器を含んでい
る。
〔発明の実施例〕
第1図において、信号源10から相補位相の映
像信号が供給され、この信号に応じてピーキング
信号発生器12から相補位相のピーキング信号が
供給される。信号源10と発生器12は第2図に
ついて詳細に後述する。相補位相のピーキング信
号はエミツタ結合トランジスタ15,16と1
7,18を含み、信号分割器として働らく差動制
御式ゲート回路20の各入力に直流結合され、つ
いでそれぞれトランジスタ15,16と17,1
8の各エミツタの相互接続点に印加される。また
信号源10からの相補位相の映像信号はゲート2
0のトランジスタ15,17のコレクタ出力にそ
れぞれ直流結合され、ここでピーキング信号と組
合されて相補位相のピーキング済映像信号を生成
する。この信号は共通ベース結合トランジスタ2
6,27とトランジスタ28,29より成る差動
増幅器とを含む回路網25によつて単相のピーキ
ング済映像信号に変換される。すなわち相補位相
のピーキング済映像信号はそれぞれエミツタ入力
トランジスタ26,27を介して差動接続された
トランジスタ28,29の差動ベース入力に印加
され、単相のピーキング済映像信号は負荷抵抗3
0の両端間に生じてエミツタホロワトランジスタ
35,38を介し映像信号利用回路40に直流結
合される。回路40は受像機の画像再生用映像管
に印加するに適する映像信号を発生する適当な信
号処理段を含んでいる。
ピーキング信号ゲート20はバイアス発生器5
0から発生され、バイアス結合回路網60,70
を介してゲート20に供給される直流基準バイア
ス電圧VBから引出された平衡零入力バイアスを
受ける。バイアス結合回路網60,70は機能的
に対称で、ゲート20の差動制御入力に平衡零入
力バイアスを供給する。回路網60は入力トラン
ジスタ62とそのエミツタ抵抗61およびコレク
タ負荷抵抗63とこれに続くエミツタホロワトラ
ンジスタ64,66から成り、トランジスタ66
のエミツタ抵抗68の両端間にゲート20の差動
入力の一方に対する(電圧VBから引出された)
バイアス電圧が生成する。また回路網70は直流
入力トランジスタ72とそのエミツタ抵抗71お
よびトランジスタ75と抵抗73から成る負荷イ
ンピーダンスとこれに続くエミツタホロワトラン
ジスタ74,76とを含み、トランジスタ72,
75のコレクタ・エミツタ電路が第1および第2
の動作電位(+9.0Vと接地電位)間に直列に挿
入されている。ゲート20の他の差動入力に対す
る(電圧VBから引出された)バイアス電圧はト
ランジスタ76のエミツタ抵抗78の両端間に発
生し、抵抗79を介してゲート20に印加され
る。ゲート20とバイアス回路網60,70を含
む回路の無信号状態と信号状態における動作を以
下さらに詳細に説明する。
第1図の回路のピーキング制御動作を考える前
に、映像信号源10とピーキング信号発生器12
をさらに詳細に示す第2図を参照する。
第2図において、直流から4MHzまでの帯域幅
を持つ広帯域映像信号(例えば輝度信号)が遅延
線128の入力端子に印加されると共に、エミツ
タホロワトランジスタ142,144と抵抗14
6を介して(第1図のピーキング発生器12に含
まれる)トランジスタ120,122から成る差
動増幅器の一方の差動入力に印加される。この遅
延線128の出力端子の遅延映像信号はエミツタ
ホロワトランジスタ132,134と抵抗136
を介して差動増幅器120,122の他方の差動
入力に印加される。遅延線128はトランジスタ
120,122の差動ベース入力間に挿入され、
その出力端子からの遅延映像信号はまたホロワト
ランジスタ132を介して(第1図の映像信号源
10に含まれる)トランジスタ110,112か
ら成る差動増幅器にも印加される。差動増幅器1
10,112は入力の広帯域映像信号と相補位相
の信号をそれぞれトランジスタ110,112の
相補位相コレクタ出力に生成し、これが第1図に
示すようにトランジスタ27,26のエミツタに
それぞれ直流結合される。
遅延線128は約4.0MHzの広帯域幅の映像信
号周波数範囲に亘る広帯域幅直線位相装置で、ピ
ーキング信号発生器の振幅対周波数応答のピーク
振幅応答が約1.8MHzに来るように140n秒程度の
信号遅延を与える。詳言すれば、ピーキング信号
発生器の応答は信号ピーキング周波数範囲が最大
振幅応答を1.8MHzに持つ0.9MHzから2.7MHz(−
6db点)の周波数に跨がる正弦自乗関数に似てい
る。遅延線128の出力はトランジスタ132の
高入力インピーダンスにより成端されているか
ら、その特性インピーダンスに対して本質的に成
端されず、遅延線が反射率約1の電圧反射モード
で動作するようになつている。遅延線128の入
力は適当な成端回路網によりその特性インピーダ
ンスで成端されている。
トランジスタ120のベース入力には遅延映像
信号が生じ、またトランジスタ122のベース入
力では映像信号と反射され従つて2回遅延された
映像信号とが加え合される。このトランジスタ1
20,122のベース電極に生ずる信号によつて
差動増幅器120,122は信号波形で示すよう
にトランジスタ120,122の相補位相のコレ
クタ回路にプレシユートおよびオーバーシユート
の両ピーキング信号成分を生成する。トランジス
タ120,122のコレクタに生ずる相補位相の
ピーキング信号は第1図のトランジスタ15,1
6と17,18に供給される。
次に第1図について自動ピーキング制御装置の
動作を説明する。
トランジスタ38のエミツタに生成されて利用
回路40に供給されるピーキング済広帯域幅映像
信号は特に放送画像情報の性質、送信機で与えら
れるピーキング、受信機で(例えばピーキング発
生器12を介して)与えられるピーキングおよび
ノイズを含む数種の原因によることのあるピーキ
ング成分を含む高周波数情報を含んでいる。映像
情報はまたその画像情報成分によつて変る直流成
分を含んでいる。トランジスタ38から映像信号
の一部はトランジスタ39を介して回路網70の
映像増幅トランジスタ75に直流結合され、回路
網70、ピーキング信号ゲート20、信号結号回
路網25およびトランジスタ35,38,39を
含む直流結合ピーキング制御ループを完成してい
る。
トランジスタ75はピーキング制御用の周波数
選択信号増幅器として働らき、そのコレクタ対エ
ミツタインピーダンス比で決まる信号利得を有す
る。トランジスタ75のコレクタインピーダンス
は本来抵抗73の値で決まり、そのエミツタ回路
はトランジスタ72、抵抗80、端子1に結合さ
れた帯域濾波回路網90および同様に端子1に結
合された視聴者用可変ピーキング制御回路網85
を含んでいる。回路網85は電位差計88と大型
抵抗86,87を含む可変分圧器を有する。判る
ように所定の高周波数範囲内においてトランジス
タ75と大地との間のインピーダンスおよびトラ
ンジスタ75の利得は本来制御用電位差計88の
全設定点に対して濾波器90のインピーダンスと
抵抗80によつて決まる。
濾波器90はトランジスタ75のエミツタと基
準電位点(大地)の間に挿入された誘導子92と
コンデンサ93の直流共振回路を含み、約2MHz
の中心周波数と約1MHzの帯域幅を示す。この周
波数応答によつてトランジスタ75の周波数応答
が決まり、それによつてピーキング制御ループの
周波数応答が決まる。
濾波器90のインピーダンスは1.5〜2.5MHzの
信号周波数で比較的小さく、濾波器90の共振周
波数2MHzの信号で最小(本資的に短絡)になる。
従つてトランジスタ75のエミツタのインピーダ
ンスは濾波器90の帯域幅内でそのコレクタイン
ピーダンスより著しく小さい。このような場合は
トランジスタ72と回路網88がそれぞれトラン
ジスタ75のエミツタと分路の形で高インピーダ
ンスを与えるため、トランジスタ75のエミツタ
のインピーダンスは濾波器90のインピーダンス
と抵抗80の小抵抗値との和に相当する。従つて
トランジスタ75はピーキング成分を含む映像信
号の高周波数情報の大部分が関係する周波数に対
応する1.5MHzと2.5MHzの信号周波数で顕著な利
得を示し、濾波器90の共振周波数2MHzで最大
の利得を示す。この最大利得は抵抗80の値を適
当に選定することにより容易に調節することがで
きる。直流を含むこれ以下の映像信号周波数では
濾波器90のインピーダンス従つてトランジスタ
75のエミツタインピーダンスが著しく増大し、
これに応じてトランジスタ75の利得が低下して
そのコレクタ出力の低周波数信号を著しく減衰さ
せる。特に増幅器75は直流において濾波器90
がコンデンサの直流阻止作用のため極めて高い最
大インピーダンス(本質的に開回路)を示すとき
極めて小さい利得を示す。従つてトランジスタ7
5とピーキング濾波器90の回路構成は直流結合
制御路において低周波数特に直流の映像信号成分
を抑圧する好都合な機構を提供する。3.0MHz以
上の高周波数信号もまた濾波器90の選択性によ
り減衰される。
トランジスタ75を通つた高周波数信号はトラ
ンジスタ74とコンデンサ96および抵抗97を
含む濾波器95とから成るピーク検波段により検
波される。コンデンサ96に生ずる直流制御電圧
はピーキング成分を含む映像信号中に存在する高
周波数の量に比例し、ホロワトランジスタ76と
抵抗79を介してゲート20の入力制御トランジ
スタ16,18に印加され、発生器12から信号
源10の映像信号に供給されるピーキング信号の
量を制御する。従つてこの映像信号に印加される
ピーキングの量は回路網85の可変ピーキング制
御用電位差計88の設定に従つて所定の限度内に
保たれる。後述のように映像信号に加えられるピ
ーキングの量は、トランジスタ75に流れる電流
量を制御してコンデンサ96に生ずる制御電圧を
変える働らきをするピーキング制御器88により
手動調節することができる。実際にはテレビ受像
機全体の代表的周波数応答と導通の映像信号の周
波数内容が、濾波器90で決まるピーキング制御
系の上記周波数応答によりピーキング成分を含む
映像信号の高周波数情報の適当な表示が与えられ
るようなものである。しかし他の方式の周波数応
答もその方式の必要に応じて可能である。
上述のピーキング制御方式は装置の大部分を集
積回路に構成し易くする顕著な性質を示す。この
場合端子1,2が集積回路の外部端子に対応し、
可変ピーキング制御回路網85、帯域濾波器90
およびピーク検波濾波器95が集積回路の外部に
設けられる個別回路に対応する。
このピーキング制御装置は平衡対称零入力バイ
アス回路網と相補位相の信号結合回路網により直
流結合されて予測可能的にバイアスされている。
詳言すれば、発生器12からの相補位相のピーキ
ング信号は信号源10からの相補位相の映像信号
と組合されて相補位相のピーキング済映像信号を
生じ、この信号が差動増幅器28,29で差動的
に組合されて単相のピーキング済映像信号を生ず
る。さらにバイアス結合回路網60,70がトラ
ンジスタ66,76のエミツタを介してピーキン
グ制御ゲート20に対称平衡零入力電圧(バイア
ス基準電圧VBから引出されたもの)を供給する
ようになつている。ここで可変ピーキング制御器
88を公称中点に設定したとき、トランジスタ7
5,62のコレクタに生ずる零入力電圧が実質的
に相等しく、トランジスタ66,76の零入力エ
ミツタ電圧も実質的に相等しいことが注目され
る。これらの電圧は制御器88を中点位置の両側
に調節することにより互いに相等しい状態から変
化し、これによつてゲート20が制御器88の位
置に従つて制御された量の出力ピーキング信号を
供給する。
バイアス結合回路網60,70は機能的に対称
で、その目標とする平衡零入力バイアス結合作用
を害しない2つの点を除いて構造的にも対称であ
る。第1にバイアス電圧VBは回路網60では入
力トランジスタ62に印加されるが、回路網70
では直流入力トランジスタ72とトランジスタ7
5の入力カスコード回路に印加される。しかし制
御器88が中点にあれば、トランジスタ72,7
5を流れる零入力コレクタ電流が実質的に相等し
く、回路網60のトランジスタ62の零入力コレ
クタ電流に等しいため、電圧VBに応動するトラ
ンジスタ62,75の零入力コレクタ電圧は実質
的に相等しい。第2に抵抗79の両端間の零入力
電圧降下はゲート20の入力トランジスタの無視
し得るほど小さい入力(ベース)電流の関数であ
るから、その抵抗79はゲート20の差動制御入
力への所要の平衡バイアス結合を損ずることはな
い。抵抗79はすべての場合において不要である
が、特に回路網70を含むピーキング制御回路網
を集積回路に構成し、回路網85をその外部に設
けたとき、制御回路網88に関連してゲート制御
電圧バイアスの予測可能性を獲得する助けにな
る。
上述のゲート20の対称零入力バイアスと相補
位相信号の結合と差動組合せの結果、ゲート20
と信号結合組合せ回路網25の回路構体は装置に
悪影響し得る共通モード効果(例えば動作電源変
動、バイアス電圧VBのレベルの変化および温度
効果)に実質的に不感性になる。この結果はこの
場合のように差動的に制御されるゲート20がト
ランジスタ16,17のベース電極間に生ずる約
200mVの小さい差動制御電圧範囲に応じて動作
するとき有利である。従つてコンデンサ96に生
ずる制御電圧に応じるゲート20の所要のピーキ
ング制御能力を保存するには、差動制御電圧に僅
かな零入力バイアス偏移誤差しないようにするこ
とが重要である。
ピーク検波トランジスタ74を含むバイアス結
合回路網の直流結合構体は、そのトランジスタ7
4の適正な零入力バイアスを設定すると同時に、
バイアス結合回路網60に関連してゲート20の
差動制御入力に所要の平衡バイアスを設定する。
この構成によれば、検波トランジスタ74の適正
な零入力バイアスがゲート20の差動制御入力に
供給される所要の零入力バイアスを擾乱すること
なく予測可能的にまた自動的に設定される。従つ
てトランジスタ74からの検波出力電圧従つてゲ
ート20の制御が補償手段を追加しない限りバイ
アス電源変動や温度効果のような要因に無用の影
響を受ける機会を増大し得る例えば独立のバイア
ス回路網のような他の手段によつて検波トランジ
スタ74の零入力バイアスを設定する必要がな
い。
カスコード接続トランジスタ72,75と濾波
器90との組合せによつて特にトランジスタ75
を介して検波トランジスタ74に供給される映像
信号中の直流成分の抑圧に対して直流結合ピーキ
ング制御ループの周波数応答を整形する有利な手
段が提供される。映像信号の直流成分はその画像
情報内容と共に変り、コンデンサ96に生ずる制
御電圧を無用に歪ませたり不明瞭にしたりする。
トランジスタ72は増幅トランジスタ75に実
質的に一定の零入力電流を与える。トランジスタ
72はコレクタインピーダンスは極めて高いた
め、濾波回路網90の動作または可変ピーキング
制御回路網85の動作に影響を与えず、逆にトラ
ンジスタ72が供給する零入力電流が濾波器90
またはピーキング制御回路網85の調節に影響さ
れない。従つてピーキング制御用電位差計88の
設定をどのようにしても、カスコードトランジス
タ72,75と濾波器90の構体により増幅トラ
ンジスタ75は2MHzにおける最大から直流にお
ける最小まで予測可能の利得変化をすることがで
きる。
増幅器75の利得はそのトランジスタ75のエ
ミツタに与えられる高度に負帰還的な高インピー
ダンスによつて決まるように直流で極めて小さ
い。検波器74,95の前の制御電路中の映像信
号の直流成分を抑圧するためのカスコードトラン
ジスタ72,75と濾波器90と構体の有効性を
説明するには、トランジスタ75のエミツタイン
ピーダンスがこのときトランジスタ72の(数
100KΩ〜1MΩ程度の)極めて高いコレクタイン
ピーダンスと、コンデンサ93の直流阻止作用に
より直流で開回路になる濾波器90の回路インピ
ーダンスにより決まるため、可変回路網85がな
いとき増幅器75の直流における利得が極めて小
さい値に近付くことに注目する。この場合トラン
ジスタ75の利得を決めるそのコレクタ対エミツ
タインピーダンス比は極めて小さい数になる。
この制御電路における映像信号の直流抑圧の概
念をさらに説明するため、信号源10からの映像
信号がない場合を仮定する。するとこの装置は零
入力状態を示すことによりトランジスタ75のベ
ースに零入力直流バイアスが生じ、ゲート20の
差動制御入力に電位差計88の設定に従つてバイ
アス結合回路網60,70を介して適正な零入力
バイアスが印加される。ここで直流成分を持つ映
像信号があるとすると、この直流成分は増幅トラ
ンジスタ75のベースに現れてそのベースバイア
スをその零入力ベースバイアスに対して変える。
かし定電流源トランジスタ72の極めて高いコレ
クタインピーダンスと濾波器90の直流における
開回路状態のため、トランジスタ75の電流導通
は映像信号の直流成分に応じて変化しない。従つ
て増幅トランジスタ75のコレクタ電圧、従つて
検波コンデンサ96の電圧は映像信号の直流成分
に応じて実質的に変化しない。可変ピーキング制
御回路網85によつて与えられる高い等価インピ
ーダンスはトランジスタ75を映像信号の直流成
分に対して僅かに不感性にするが、実際問題とし
て制御系の有効性を損うことはない。
ピーキング制御器88の調節によつてトランジ
スタ75のエミツタ電流に直流を加減することに
より、そのトランジスタ75に流れる直流が変化
する。回路網85の高インピーダンスは高周波数
において濾波器90のインピーダンスより著しく
大きいため、ピーキング制御器88は濾波器90
のその通過帯域内の信号に対する動作を害するこ
となく調節することができる。逆に濾波器90は
そのコンデンサ93が直流阻止コンデンサとして
働らき、そのため端子1と大地との間に直流にお
いて極めて高いインピーダンスを生ずるため、回
路網85から端子1を介して制御電路に供給され
る可変ピーキング制御用直流バイアスに影響を与
えない。このようにして濾波器90と可変制御回
路網85は同じ1つの端子に接続されていても増
幅器75の制御に対して互いに独立の動作を示
す。
濾波器90と可変ピーキング制御回路網85が
同じ1つの端子に接続されることは、ピーキング
制御装置を集積回路に構成し、その外部端子に端
子を対応させるとき、外部端子の限られた数を保
存することができるため特に有利である。
さらにこの装置の動作を続けると、自動ピーキ
ング制御ループが映像信号中の高周波数成分の量
と制御器88の設定の関数として閉成される(す
なわち動作する)。例えば映像信号の高周波数成
分が実質的に一定で、ピーキング制御器88がほ
ぼ中央領域位置に設定されているとすると、コン
デンサ96の電圧と、ピーキングゲート20に印
加される制御電圧と、ピーキング発生器12から
映像信号に回路網20の印加するピーキング信号
の量に対して平衡状態が生ずる。この閉制御ルー
プは映像信号の高周波数成分の変化の存在下でピ
ーキング制御器88の設定とこれを介してトラン
ジスタ75に供給される対応バイアスに従つてそ
の所要のピーキングのレベルを維持する働らきを
する。
例えば映像信号の高周波数成分の増大によつて
コンデンサ96の電圧とトランジスタ76のエミ
ツタ電圧がこれに対応して上昇し、このためゲー
ト20のトランジスタ16,18の導通が増大す
る。従つてこれらのトランジスタは発生器12か
らのピーキング信号をより多く導通する。ゲート
20の信号分割作用のためトランジスタ15,1
7はこれに対応して導通するピーキング信号を減
じ、そのコレクタの映像信号に加えるピーキング
信号を減ずる。従つて利用回路網40に供給され
る映像信号のピーキング成分が所要レベルまで減
じられる。このとき制御ループは新しい平衡状態
を示し、これが映像信号の高周波数成分の変化に
再び応動するまで、または視聴者がピーキング制
御器88を調節するまで続く。制御ループが自動
的にピーキング量を増すように働らくときにも同
様の考え方ができる。
ピーキング制御器88の設定と映像信号の高周
波数成分の組合せによつて信号源10からの映像
信号に発生器12からのピーキング信号が加えら
れない状態が生じ得るが、この場合はトランジス
タ76のエミツタの制御電圧が充分高く(正で)、
ゲート20のトランジスタ16,18が発生器1
2からのピーキング信号を全部通すようになる。
第3図はピーキング制御器88の設定と映像信
号の高周波数成分に応ずるピーキング制御ループ
の動作を示す。説明のため信号源10からの映像
信号が高周波数の2MHz信号であると仮定する。
第3図において、水平軸は信号源10からの入
力2MHz映像信号の通常期待される大きさの0〜
100%の範囲における増大を示し、垂直軸はこの
映像信号に発生器12からのピーキング信号を選
択的に加えた後の対応する大きさを示す。符号a
ないしeで示す5本のピーキング応答曲線はピー
キング制御器88の最大から最小までの各ピーキ
ング設定に対応する。この装置ではピーキング制
御器が映像信号の最大期待値の0〜約55%の範囲
で動作する。
制御器88を最小ピーキング位置eに設定した
ときは入力2MHz映像信号にピーキング信号が加
えられないが、最大ピーキング位置aに設定する
と全ピーキング範囲に亘つてピーキング信号が加
えられる。中間の設定位置例えばcでは入力映像
信号が最大の0〜10%のとき入力映像信号とこれ
に加えられるピーキングの量が実質的に相等し
く、この設定では映像信号強度が最大の約35%を
超えると映像信号にピーキングが加えられない。
次に第1図と共に第2図を参照すると、ピーキ
ング信号を供給するトランジスタ120,122
(第2図)が電流分割ゲート20(第1図)のト
ランジスタ17,18および15,16とそれぞ
れカスコード信号結合回路を形成していることが
判る。このゲート20の電流分割作用に関連する
カスコード回路は信号源10からの映像信号に組
合されるピーキング信号中の歪や位相誤差の可能
性を著しく減ずる。またこのカスコード結合回路
は高周波歪を生ずる高周波帰還を著しく減じる。
その上ゲート20が制御されると(すなわちトラ
ンジスタ15〜18の導通が変ると)そのゲート
20のトランジスタ15,16および17,18
のエミツタからピーキング信号発生器のトランジ
スタ122,120のコレクタ出力に実質的に一
定の低インピーダンスが与えられ、このため寄生
キヤパシタンスの効果によるピーキング信号中の
位相誤差が著しく減る。
信号源10からの広帯域映像信号に組合される
ピーキング信号の量を制御することによる自動ピ
ーキング制御は、第2図に示す遅延線128や差
動増幅器110,112を含む広帯域映像信号路
の信号処理因子を撹乱しない利点がある。特にピ
ーキングされる広帯域映像信号の位相はその映像
信号に加えられるピーキング量が制御されるとき
影響されない。
【図面の簡単な説明】
第1図はこの発明による制御回路網の実施例を
含むテレビ受像機の一部の部分ブロツク回路図、
第2図は第1図の回路の一部の詳細図、第3図は
第1図の制御回路網の応答を示す図である。 10……映像信号源、12……ピーキング成分
発生手段、15,17……差動組合せ手段、1
6,18……制御手段、50……バイアス電圧
源、60,70……第1および第2のバイアス結
合回路網、95……検波手段。

Claims (1)

    【特許請求の範囲】
  1. 1 相補位相の映像信号の信号源と、上記信号源
    からの映像信号に応じて相補位相の映像信号ピー
    キング成分を発生する手段と、差動制御入力を有
    し、上記相補位相の映像信号ピーキング成分が入
    力信号とされ、上記制御入力に印加される制御電
    圧に応じて振幅の制御された相補位相の映像信号
    ピーキング成分を出力に生成する制御手段と、上
    記相補位相の映像信号を上記振幅の制御された相
    補位相の映像信号ピーキング成分と差動的に組合
    せて可制御ピーキングされた映像信号を生成する
    手段と、零入力直流バイアス電圧の電圧源と、上
    記電圧源に結合されてその電圧源から引出された
    平衡零入力直流バイアス電圧を上記制御手段の上
    記差動制御入力にそれぞれ供給する互いに対称な
    第1および第2のバイアス結合回路網と、上記第
    1のバイアス結合回路網に含まれる半導体装置を
    構成要素として含み、上記映像信号の高周波成分
    に応じて上記制御電圧を発生する検知手段と、を
    具備する映像信号の高周波数ピーキング成分を制
    御するための直流結合装置。
JP57178234A 1981-10-09 1982-10-08 映像信号の高周波数ピーキング成分を制御するための直流結合装置 Granted JPS5873291A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/310,137 US4388647A (en) 1981-10-09 1981-10-09 Predictably biased DC coupled video signal peaking control system
US310137 1981-10-09

Publications (2)

Publication Number Publication Date
JPS5873291A JPS5873291A (ja) 1983-05-02
JPH0131833B2 true JPH0131833B2 (ja) 1989-06-28

Family

ID=23201152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57178234A Granted JPS5873291A (ja) 1981-10-09 1982-10-08 映像信号の高周波数ピーキング成分を制御するための直流結合装置

Country Status (5)

Country Link
US (1) US4388647A (ja)
JP (1) JPS5873291A (ja)
DE (1) DE3237423C2 (ja)
FR (1) FR2514596B1 (ja)
GB (1) GB2107551B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4538178A (en) * 1983-06-24 1985-08-27 Rca Corporation Digital signal peaking apparatus with controllable peaking level
US4757373A (en) * 1985-11-14 1988-07-12 U.S. Philips Corporation Amplifier circuit operative with an adaptive signal compression

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4075661A (en) * 1976-08-19 1978-02-21 The Magnavox Company Automatic peaking circuit
US4081836A (en) * 1976-11-30 1978-03-28 The Magnavox Company Luminance signal processor for providing signal enhancement
US4069505A (en) * 1977-01-19 1978-01-17 Gte Sylvania Incorporated Automatic peaking control circuitry for a video processing system
US4386369A (en) * 1981-09-22 1983-05-31 Rca Corporation Compensated clamping circuit in a video signal peaking system

Also Published As

Publication number Publication date
GB2107551B (en) 1985-06-19
DE3237423C2 (de) 1985-07-18
US4388647A (en) 1983-06-14
GB2107551A (en) 1983-04-27
FR2514596B1 (fr) 1988-06-10
DE3237423A1 (de) 1983-04-21
FR2514596A1 (fr) 1983-04-15
JPS5873291A (ja) 1983-05-02

Similar Documents

Publication Publication Date Title
JPH0342830B2 (ja)
US4399460A (en) Video signal peaking control system with provision for automatic and manual control
US4344043A (en) Variable load impedance gain-controlled amplifier
US2866859A (en) Audio amplifier bridge input circuits
US3731215A (en) Amplifier of controllable gain
JPH0432588B2 (ja)
JPS5866468A (ja) 映像信号処理方式
JPH0131833B2 (ja)
US4388648A (en) Frequency selective DC coupled video signal control system insensitive to video signal DC components
US4404429A (en) Matching volume control characteristics for two channels
GB1565302A (en) Chroma-burst separator and amplifier
US5134482A (en) Adjustable video sharpness circuit
US3829715A (en) Noise reduction system
JP2973910B2 (ja) 信号のコアリング閾値を調整する回路
JPS6258188B2 (ja)
US3737795A (en) Amplifier for amplifying an input signal derived from a signal source and provided with an amplitude-limiting two-terminal network connected to its output circuit
JP2547736B2 (ja) 画質調整回路
JPH0124974Y2 (ja)
JPS6158048B2 (ja)
JPH0328875B2 (ja)
JPH046305B2 (ja)
JPH0752817B2 (ja) 電子ボリューム回路
JPH0777333B2 (ja) リミツタ回路
JPH11266139A (ja) 積分器・フィルタ回路
JPS6091730A (ja) ラジオ受信機