JPH01318427A - クロック信号を監視する方法および装置 - Google Patents

クロック信号を監視する方法および装置

Info

Publication number
JPH01318427A
JPH01318427A JP1112286A JP11228689A JPH01318427A JP H01318427 A JPH01318427 A JP H01318427A JP 1112286 A JP1112286 A JP 1112286A JP 11228689 A JP11228689 A JP 11228689A JP H01318427 A JPH01318427 A JP H01318427A
Authority
JP
Japan
Prior art keywords
flop
type flip
signal
clock signal
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1112286A
Other languages
English (en)
Inventor
Dieter Hauck
ハウク ディーター
Karl-Heinz May
カール―ハインツ　マイ
Hans Mueller
ハンス　ミュラー
Juergen Rehberger
ユルゲン　レーベルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heidelberger Druckmaschinen AG
Original Assignee
Heidelberger Druckmaschinen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=6353834&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH01318427(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Heidelberger Druckmaschinen AG filed Critical Heidelberger Druckmaschinen AG
Publication of JPH01318427A publication Critical patent/JPH01318427A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/15—Indicating that frequency of pulses is either above or below a predetermined value or within or outside a predetermined range of values, by making use of non-linear or digital elements (indicating that pulse width is above or below a certain limit)

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、クロック信号を監視する方法および装置に関
する。
［従来の技術］ 電子制御・調整装置の機能は、しばしばクロック信号の
存在に依存する。クロック信号発生器の故障によってク
ロック信号が途絶えると、誤動作が生じ、この誤動作に
よって、特殊な場合には重大な損傷をもたらす場合があ
る。
［発明が解決しようとする課題］ 本発明の目的は、わずかな回路構成コストによってクロ
ック信号を確実に監視することが可能な、クロック信号
を監視する方法および装置を提供することである。
［課題を解決するための手段］ 本発明の方法は、クロック信号のパルスによって二安定
要素が第１の状態に置かれ、クロック信号の周波数より
低い周波数の基準信号のパルスが生したときに、二安定
要素の状態が走査されて出力信号として出力され、走査
に続いて二安定要素か第２の状態に置えられることを特
徴としている。
特に、クロック信号および基準信号のそれぞれの所定の
前縁において、二安定要素が第１の状態に置かれ、二安
定要素の状態か走査される。
本発明の方法の実施態様は、基準信号が線路電圧から取
り出されることである。このようにすることによって、
基準信号の形成を特に簡単に確実に行なうことができる
。
本発明による方法を実施するための好適な装置は、第１
のＤ形フリップフロップのクロック入力端子にクロック
信号を供給することが可能であり、Ｄ°形フリップフロ
ップのＤ入力端子が固定論理レベルに接続され、Ｄ形フ
リップフロップの出力端子が第２のＤ形フリップフロッ
プのＤ入力端子に接続され、第２のＤ形フリップフロッ
プおよび単安定マルチバイブレータのクロック入力端子
に基準信号を供給することが可能であり、第２のＤ形フ
リップフロップの出力端子が装置の出力端子を形成し、
単安定マルチバイブレータの出力端子が第１のＤ形フリ
ップフロップのリセット入力端子に接続されることを特
徴としている。
本発明による装置の一実施態様において、Ｄ形フリップ
フロップのセット入力端子および単安定マルチバイブレ
ータのリセット入力端子に、セット・リセット信号を供
給し得るようにされている。
セットした後に、セット・リセット信号によって、直ち
に初期状態に置かれる制御・調整装置の場合、この実施
態様によって、付加的な費用をかけずに、本発明による
装置が、接続直後に、クロック信号を監視し得るように
なる。
本廃明の別の実施態様において、基準信号を線路電圧か
ら取り出すため、しきい値回路が設けれられることによ
って、基準信号を簡単に形成するようにされている。
［実施例］ 本発明の実施例が図に示されており、次の記述において
一層詳細に説明する。
第１図に示されている装置は、２つのＤ形フリップフロ
ップ１．２と、１つの単安定マルチバイブレータ３とか
らなっている。監視すべきクロック信号Ｔが、入力端子
４を介してＤ形フリップフロップ１のクロック入力端子
に供給される。
Ｄ形フリップフロップｌのＤ入力端子には動作電圧Ｖｃ
ｃが印加されている。Ｄ形フリップフロップ１の出力端
子ＱはＤ形フリップフロップ２のＤ入力端子に接続され
、一方、Ｄ形フリップフロップ２の出力端子Ｑが、この
装置の出力端子５を形成する。基準信号ＳＹＮがＤ形フ
リップフロップ２および単安定マルチバイブレータ３の
クロック入力端子に供給される。単安定マルチバイブレ
ータ３の出力端子Ｑの信号は、Ｄ形フリップフロップｌ
のリセットに使用され、そのためＤ形フリップフロップ
１の動的作用を行うリセット入力端子に接続されている
。参照符号７に供給されるセット・リセット信号が、両
方のＤ形フリップ−フロップ１．２をセットし、さらに
単安定マルチバイブレータ３のリセット入力端子に供給
される。
基準信号ＳＹＮがしきい値回路８によって線路電圧から
取り出され、そのため、図示されていない電力変圧器の
二次巻線から取り出された交流電圧が入力端子９に供給
される。゛ 第１図に示す装置の動作および本発明の方法を、第２図
によって以下説明する。第２図（ａ）に示されている信
号ＳＹＮは、線路電圧から得られたジグザグ状の信号で
ある。第２図（ｂ）に示されているクロック信号Ｔの場
合、２つのパルスがあり、その後にクロック信号が途絶
えたと仮定されている。第２図（ｃｌは、Ｄ形フリップ
フロップ１の出力信号を表わしている。この信号は、ク
ロック信号Ｔの前縁によって値“１　”にされる。基準
信号ＳＹＮの前縁が到来すると、Ｄ形フリップフロップ
１の出力信号Ｓｌの値がＤ形フリップフロップ２に供給
され、したがってＤ形フリップフロップ２の出力信号Ｓ
２（第２図（ｄ））の値が同様に“１°。
になる。同時に単安定マルチバイブレータ３にクロック
パルスが発生され、その出力信号が第２図（ｅ）に示さ
れている。出力信号Ｍの前縁によって、Ｄ形フリップフ
ロップ１がリセットされる。
これは、クロック信号Ｔが存在する間、繰り返される。
しかしながら、この信号が停止されると、Ｄ形フリップ
フロップ１の出力信号Ｓｌが値゛″１°°にセットされ
ず、したがってＤ形フリップフロップ２によって°゛１
°”に伝達されることができる。したがって、出力端子
５が゛０パになり、この状態を、適当な表示装置によっ
て表示することができる。特殊な場合には、必要に応じ
て、例えば機械の自動停止などの他の手段を講じること
もできる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示す装置に生じる信号のタイムラチャートであ
る。 １．２・・・・Ｄ形フリップフロップ、３・・・・単安
定マルチバイブレータ、４・・・・入力端子、 ５・・・・出力端子、 ７・・・・セット・リセット信号、 Ｔ・・・・クロック信号、 ＳＹＮ・・・基準信号、 Ｖｃｃ・・・動作電圧。

Claims (1)

  1. 【特許請求の範囲】 １、クロック信号を監視する方法において、クロック信
    号のパルスによって二安定要素が第１の状態に置かれ、
    クロック信号の周波数より低い周波数の基準信号のパル
    スが生じたときに、二安定要素の状態が走査されて出力
    信号として出力され、走査に続いて二安定要素が第２の
    状態に置えられることを特徴とする、クロック信号を監
    視する方法。 ２、クロック信号および基準信号のそれぞれの前縁にお
    いて、二安定要素が第１の状態にされ、二安定要素の状
    態が走査される、請求項１記載の方法。 ３、基準信号が線路電圧から取り出される、請求項１記
    載の方法。 ４、クロック信号を監視する装置において、第１のＤ形
    フリップフロップ（１）のクロック入力端子にクロック
    信号を供給することが可能であり、Ｄ形フリップフロッ
    プ（１）のＤ入力端子が固定論理レベルに接続され、第
    １のＤ形フリップフロップ（１）の出力端子が第２のＤ
    形フリップフロップ（２）のＤ入力端子に接続され、第
    ２のＤ形フリップフロップ（２）および単安定マルチバ
    イブレータ（３）のクロック入力端子に基準信号を供給
    することが可能であり、 第２のＤ形フリップフロップ（２）の出力端子が装置の
    出力端子（５）を形成し、 単安定マルチバイブレータ（３）の出力端子が第１のＤ
    形フリップフロップ（１）のリセット入力端子に接続さ
    れていることを特徴とする、クロック信号を監視する装
    置。 ５、Ｄ形フリップフロップ（１、２）のセット入力端子
    および単安定マルチバイブレータ（３）のリセット入力
    端子に、セット・リセット信号を供給することが可能で
    ある、請求項４記載の装置。 ６、線路電圧から基準信号を取り出すため、しきい値回
    路（８）が設けられている、請求項４記載の装置。
JP1112286A 1988-05-06 1989-05-02 クロック信号を監視する方法および装置 Pending JPH01318427A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3815531A DE3815531A1 (de) 1988-05-06 1988-05-06 Verfahren und anordnung zur ueberwachung eines taktsignals
DE3815531.1 1988-05-06

Publications (1)

Publication Number Publication Date
JPH01318427A true JPH01318427A (ja) 1989-12-22

Family

ID=6353834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1112286A Pending JPH01318427A (ja) 1988-05-06 1989-05-02 クロック信号を監視する方法および装置

Country Status (6)

Country Link
US (1) US5028813A (ja)
EP (1) EP0340479B1 (ja)
JP (1) JPH01318427A (ja)
AU (1) AU616258B2 (ja)
CA (1) CA1310710C (ja)
DE (2) DE3815531A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923929B2 (ja) * 1990-09-14 1999-07-26 安藤電気株式会社 非同期信号のスタート一致回路
US6060879A (en) * 1995-09-07 2000-05-09 Core Engineering Inc. Current magnitude sensing circuit
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
US5781544A (en) * 1996-01-17 1998-07-14 Lsi Logic Corporation Method for interleaving network traffic over serial lines
US5956370A (en) * 1996-01-17 1999-09-21 Lsi Logic Corporation Wrap-back test system and method
US5896426A (en) * 1996-02-05 1999-04-20 Lsi Logic Corporation Programmable synchronization character
US5781038A (en) * 1996-02-05 1998-07-14 Lsi Logic Corporation High speed phase locked loop test method and means
US6806659B1 (en) 1997-08-26 2004-10-19 Color Kinetics, Incorporated Multicolored LED lighting method and apparatus
US6341142B2 (en) 1997-12-16 2002-01-22 Lsi Logic Corporation Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method
US6208621B1 (en) 1997-12-16 2001-03-27 Lsi Logic Corporation Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency
US6331999B1 (en) 1998-01-15 2001-12-18 Lsi Logic Corporation Serial data transceiver architecture and test method for measuring the amount of jitter within a serial data stream
US9568520B2 (en) * 2014-05-16 2017-02-14 Hamilton Sundstrand Corporation Frequency detection circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235009U (ja) * 1975-09-02 1977-03-12
JPS5917893A (ja) * 1982-07-16 1984-01-30 Mitsubishi Electric Corp 電動機制御装置
JPS5941925A (ja) * 1982-08-31 1984-03-08 Fujitsu Ltd クロツク選択回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2634867A (en) * 1968-08-26 1970-03-26 Electric Control & Engineering Limited Improvements in sensing, latching and initiation circuits
AU407236B2 (en) * 1969-01-20 1970-10-12 The Bunker Ramo Corporation Flipflop circuit
AU485452B2 (en) * 1974-09-13 1976-03-18 Iwatani & Co., Ltd an ELECTRONIC TIMER SWITCH PREVENTING THERE-STARTING OFA UNIT WITHIN ACERTAIN TIMED INTERVAL
DE2644646C2 (de) * 1976-10-02 1983-04-07 Robert Bosch Gmbh, 7000 Stuttgart Vorrichtung zur Erkennung eines oder mehrerer fehlender Impulse in einer sonst regelmäßigen Impulsfolge
DE2848641C2 (de) * 1978-11-09 1982-08-19 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur signaltechnisch sicheren Überwachung einer Impulsfolge
US4380815A (en) * 1981-02-25 1983-04-19 Rockwell International Corporation Simplified NRZ data phase detector with expanded measuring interval
US4467285A (en) * 1981-12-21 1984-08-21 Gte Automatic Electric Labs Inc. Pulse monitor circuit
JPS6037815A (ja) * 1983-08-09 1985-02-27 Nec Corp クロツク検出回路
US4583013A (en) * 1984-02-13 1986-04-15 Rockwell International Corporation Oscillator signal detect circuit
US4628269A (en) * 1984-05-23 1986-12-09 Motorola, Inc. Pulse detector for missing or extra pulses
JPH0634296B2 (ja) * 1985-05-27 1994-05-02 キヤノン株式会社 ドロツプアウト検出装置
DE3632840A1 (de) * 1986-09-26 1988-04-07 Endress Hauser Gmbh Co Verfahren und anordnung zur uebertragung binaer codierter informationen in einer messanordnung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5235009U (ja) * 1975-09-02 1977-03-12
JPS5917893A (ja) * 1982-07-16 1984-01-30 Mitsubishi Electric Corp 電動機制御装置
JPS5941925A (ja) * 1982-08-31 1984-03-08 Fujitsu Ltd クロツク選択回路

Also Published As

Publication number Publication date
DE3815531C2 (ja) 1990-08-16
EP0340479B1 (de) 1993-07-07
CA1310710C (en) 1992-11-24
US5028813A (en) 1991-07-02
AU616258B2 (en) 1991-10-24
DE3815531A1 (de) 1989-11-23
DE58904858D1 (de) 1993-08-12
EP0340479A3 (en) 1990-11-07
EP0340479A2 (de) 1989-11-08
AU3320889A (en) 1989-11-09

Similar Documents

Publication Publication Date Title
JPH01318427A (ja) クロック信号を監視する方法および装置
EP0020725B1 (en) Phase control arrangement to limit output signal transients during power source substitution in an uninterruptible power supply
JPH01259480A (ja) Ｉｃカードのクロック信号切換装置
US11811500B2 (en) System synchronization method
US5057963A (en) Opposite phase detecting device for alternating current electrical equipment
JPH0235537B2 (ja)
JP3200213B2 (ja) カラオケ集中管理システムにおける電源監視制御装置
JPH0748956B2 (ja) インバ−タ装置
JPH04269707A (ja) 液晶駆動回路
JPH02123920A (ja) 電気機器制御方式及びアダプター
SU1534437A1 (ru) Релейно-импульсный стабилизатор посто нного напр жени
JP2799753B2 (ja) パルス幅変調制御装置
JPS6218979A (ja) インバ−タ装置の制御方法
JP3147441B2 (ja) スイッチング電源制御用半導体装置及びスイッチング電源装置
JP2581903Y2 (ja) ステッピングモータの過回転防止装置
KR100237644B1 (ko) 종합정보통신망 접속장치에서의 클럭 감시 및 보상 제어회로
JPS63237101A (ja) クロツク動作装置
JPS63131770A (ja) 非常通報装置
JPS6028729A (ja) 交流発電機の自動並列投入方法
JPH0448875A (ja) 垂直ブランキングパルス出力装置
JPH02162995A (ja) 電子式ボタン電話装置
JPH0681112B2 (ja) バースト信号送出用スイッチング制御回路
JPH04120940A (ja) ループバック制御回路
JPH0817423B2 (ja) 端末網制御装置
JPS6258172A (ja) 信号伝送線の短絡検出方法