JPH01319200A - トラック・ホールド回路 - Google Patents
トラック・ホールド回路Info
- Publication number
- JPH01319200A JPH01319200A JP63151402A JP15140288A JPH01319200A JP H01319200 A JPH01319200 A JP H01319200A JP 63151402 A JP63151402 A JP 63151402A JP 15140288 A JP15140288 A JP 15140288A JP H01319200 A JPH01319200 A JP H01319200A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- switch
- differential amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、「発明の目的」
〔産業上の利用分野〕
本発明は、ＡＤ変換器等で使用されるトラック・ホール
ド回路の特性の改善に関するものである。
ド回路の特性の改善に関するものである。
トラック・ホールド回路の従来例を第７図〜第９図に示
す。
す。
第７図はオープンループ型トラック・ホールド回路で、
トラッキングモードではダイオードスイッチ２３がオン
となって、入力端子２１に印加された入力アナログ信号
Ｖｉはバッファ増幅器２２を介して保持用キャパシタＣ
Ｈｔに伝えられ、バッファ増幅器２４を介して出力端子
２５からＶ。
トラッキングモードではダイオードスイッチ２３がオン
となって、入力端子２１に印加された入力アナログ信号
Ｖｉはバッファ増幅器２２を介して保持用キャパシタＣ
Ｈｔに伝えられ、バッファ増幅器２４を介して出力端子
２５からＶ。
として出力される。ホールドモードではダイオードスイ
ッチ２３がオフとなって保持用キャパシタが入力から切
離され、保持用キャパシタＣＨ＋に保持された電圧がバ
ッファ増幅器２４を介して出力される。
ッチ２３がオフとなって保持用キャパシタが入力から切
離され、保持用キャパシタＣＨ＋に保持された電圧がバ
ッファ増幅器２４を介して出力される。
第８図は非反転型の閉ループ型トラック・ホールド回路
で、トラッキングモードではＦＥＴスイッチ２８がオフ
、Ｆ’ Ｅ Ｔスイッチ２９がオンとなり、フィードバ
ック・ループにより保持用キャパシタＣＨ２の電圧はバ
ッファ用の差動増幅器３０を介して入力信号Ｖｊに追従
する。ホールドモードではＦ Ｅ Ｔスイッチ２８がオ
ン、ＦＥＴスイッチ２９がオフとなり、保持用キャパシ
タＣ１１２の電圧が増幅器３０を介して出力される。
で、トラッキングモードではＦＥＴスイッチ２８がオフ
、Ｆ’ Ｅ Ｔスイッチ２９がオンとなり、フィードバ
ック・ループにより保持用キャパシタＣＨ２の電圧はバ
ッファ用の差動増幅器３０を介して入力信号Ｖｊに追従
する。ホールドモードではＦ Ｅ Ｔスイッチ２８がオ
ン、ＦＥＴスイッチ２９がオフとなり、保持用キャパシ
タＣ１１２の電圧が増幅器３０を介して出力される。
第９図は反転型の閉ループ型トラック・ホールド回路で
、トラッキングモードではＦ Ｅ ’Ｉ’スイッチ３４
．３６がオン、Ｆ Ｅ Ｔ Ｘイッチ３３，３５がオフ
となり、差動増幅器３７の出力端に接続される保持用キ
ャパシタＣ１１３の電圧が入力信号■えに追従する。ホ
ールドモードではＦＥＴスイッチ３３．３５がオン、Ｆ
Ｅ Ｔ スイッ＋３４．３６がオフとなり、保持用キ
ャパシタＣＨ３の電圧が増幅器３７の出力端子に現れる
。
、トラッキングモードではＦ Ｅ ’Ｉ’スイッチ３４
．３６がオン、Ｆ Ｅ Ｔ Ｘイッチ３３，３５がオフ
となり、差動増幅器３７の出力端に接続される保持用キ
ャパシタＣ１１３の電圧が入力信号■えに追従する。ホ
ールドモードではＦＥＴスイッチ３３．３５がオン、Ｆ
Ｅ Ｔ スイッ＋３４．３６がオフとなり、保持用キ
ャパシタＣＨ３の電圧が増幅器３７の出力端子に現れる
。
しかしながら、上記の各トラック・ホールド回路には次
のような問題点がある。すなわち、第７図の回路はダイ
オードスイッチを用いているので、高速動作が可能であ
るが、開ループであるなめ、高精度が得にくい、第８図
、第９図の回路は閉ループにより高精度が得られるが、
Ｆ Ｅ Ｔ’スイッチを使用しているなめ、高速動作が
困難である。
のような問題点がある。すなわち、第７図の回路はダイ
オードスイッチを用いているので、高速動作が可能であ
るが、開ループであるなめ、高精度が得にくい、第８図
、第９図の回路は閉ループにより高精度が得られるが、
Ｆ Ｅ Ｔ’スイッチを使用しているなめ、高速動作が
困難である。
本発明は上記の問題を解決するためになされたもので、
高精度でかつ高速動作が可能なトラック・ホールド回路
を簡単な構成で実現することを目的とする。
高精度でかつ高速動作が可能なトラック・ホールド回路
を簡単な構成で実現することを目的とする。
口、「発明の構成」
〔問題点を解決するための手段〕
本発明に係るトラック・ホールド回路は、電流源と、こ
の電流源の出力電流を２つの回路に切換えて出力する電
流切換スイッチと、トランジスタ対の共通エミッタが前
記電流切換スイッチの一方の出力に接続する第１の差動
増幅回路と、両入力端子が同一電圧レベルに接続すると
ともにトランジスタ対の共通エミッタが前記電流切換ス
イッチの他方の出力に接続された第２の差動増幅回路と
、第１．第２の差動増幅回路の２つの出力のそれぞれ一
方づつを接続した２つの出力が接続される負荷回路と、
この負荷回路の出力をその一端に入力するスイッチと、
このスイッチの他端にその一端が接続する保持用キャパ
シタと、この保持用キャパシタの一端に接続する増幅器
と、この増幅器の出力が前記第１の差動増幅回路の一方
の入力端子に帰還する帰還回路とを備え、トラッキング
状態で増幅器の出力が第１の差動増幅回路の他方の入力
端子に入力する入力信号に追従するように構成したこと
を特徴とする。
の電流源の出力電流を２つの回路に切換えて出力する電
流切換スイッチと、トランジスタ対の共通エミッタが前
記電流切換スイッチの一方の出力に接続する第１の差動
増幅回路と、両入力端子が同一電圧レベルに接続すると
ともにトランジスタ対の共通エミッタが前記電流切換ス
イッチの他方の出力に接続された第２の差動増幅回路と
、第１．第２の差動増幅回路の２つの出力のそれぞれ一
方づつを接続した２つの出力が接続される負荷回路と、
この負荷回路の出力をその一端に入力するスイッチと、
このスイッチの他端にその一端が接続する保持用キャパ
シタと、この保持用キャパシタの一端に接続する増幅器
と、この増幅器の出力が前記第１の差動増幅回路の一方
の入力端子に帰還する帰還回路とを備え、トラッキング
状態で増幅器の出力が第１の差動増幅回路の他方の入力
端子に入力する入力信号に追従するように構成したこと
を特徴とする。
トラッキング時とホールド時で２つの入力差動増幅回路
を切換えても負荷回路が飽和することがなく、かつ閉ル
ープ型なので、高速のスイッチを用いることにより、高
速かつ高精度のトラック・ホールド回路を実現できる。
を切換えても負荷回路が飽和することがなく、かつ閉ル
ープ型なので、高速のスイッチを用いることにより、高
速かつ高精度のトラック・ホールド回路を実現できる。
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明に係るトラック・ホールド回路の一実施
例を示す要部構成ブロック図である。３はトランジスタ
対Ｑ１．Ｑ２により構成される電流切換スイッチ、４は
トランジスタ対Ｑ１．Ｑ２の共通エミッタがその出力端
に接続する電流源、５はトランジスタ対Ｑｓ、Ｑａから
構成されその共通エミッタ端子が電流切換スイッチ３の
一方の出力端子であるトランジスタＱ１のコレクタ端子
に接続する第１の差動増幅回路、６はトランジスタ対Ｑ
５．Ｑ６から構成されその共通エミッタ端子が電流切換
スイッチ３の他方の出力端子であるトランジスタＱ２の
コレクタ端子に接続する第２の差動増幅回路、７は差動
増幅回路５，６の一方の出力端子であるトランジスタＱ
３．Ｑ５のコレクタ端子を接続して一方の入力とし、差
動増幅回路５．６の他方の出力端子であるトランジスタ
Ｑａ＋Ｑａのコレクタ端子を接続して他方の入力とする
負荷回路、８はこの負荷回路７の出力をその一端に入力
するダイオードスイッチ等の高速スイッチ、Ｃ１４はス
イッチ８の他端がその一端に接続しその他端がコモンに
接続する保持用キャパシタ、９はスイッチ８の他端およ
び保持用キャパシタＣＨの一端が入力に接続するバッフ
ァアンプ、１０はバッファアンプ９の出力が接続する出
力端子、１１は出力端子１０に現れた出力Ｖｏを第１の
差動増幅回路５の反転入力端子３１に帰還する帰還回路
である。入力信号ｖＬが加えられる入力端子１は第１の
差動増幅回路５の非反転入力端子３２に接続される。
例を示す要部構成ブロック図である。３はトランジスタ
対Ｑ１．Ｑ２により構成される電流切換スイッチ、４は
トランジスタ対Ｑ１．Ｑ２の共通エミッタがその出力端
に接続する電流源、５はトランジスタ対Ｑｓ、Ｑａから
構成されその共通エミッタ端子が電流切換スイッチ３の
一方の出力端子であるトランジスタＱ１のコレクタ端子
に接続する第１の差動増幅回路、６はトランジスタ対Ｑ
５．Ｑ６から構成されその共通エミッタ端子が電流切換
スイッチ３の他方の出力端子であるトランジスタＱ２の
コレクタ端子に接続する第２の差動増幅回路、７は差動
増幅回路５，６の一方の出力端子であるトランジスタＱ
３．Ｑ５のコレクタ端子を接続して一方の入力とし、差
動増幅回路５．６の他方の出力端子であるトランジスタ
Ｑａ＋Ｑａのコレクタ端子を接続して他方の入力とする
負荷回路、８はこの負荷回路７の出力をその一端に入力
するダイオードスイッチ等の高速スイッチ、Ｃ１４はス
イッチ８の他端がその一端に接続しその他端がコモンに
接続する保持用キャパシタ、９はスイッチ８の他端およ
び保持用キャパシタＣＨの一端が入力に接続するバッフ
ァアンプ、１０はバッファアンプ９の出力が接続する出
力端子、１１は出力端子１０に現れた出力Ｖｏを第１の
差動増幅回路５の反転入力端子３１に帰還する帰還回路
である。入力信号ｖＬが加えられる入力端子１は第１の
差動増幅回路５の非反転入力端子３２に接続される。
上記のような構成の回路の動作を次に説明する。
トラッキングモードでは、電流切換スイッチ３のトラン
ジスタＱ２ 、Ｑ＋はベースにそれぞれ加えられるクロ
ックＣＬＫ、ＣＬＫによりそれぞれオフ、オンとなり、
クロックＣＬＫによりスイッチ８がオンとなる。その結
果Ｑ３．Ｑ４による第１の差動増幅回路５が動作状態と
なり、このときの等価回路は第２図のようになる。すな
わち動作状態にある差動増幅回路５と負荷回路７からな
る部分を等価的に差動増幅器１２として表すことができ
、入力信号Ｖ、は差動増幅器１２の非反転入力端子に接
続し、その出力はスイッチ８を介して保持用キャパシタ
ｃＨに入力され、バッファアンプ９を介して出力Ｖｏが
差動増幅回路１２の反転入力端子に帰還され、入力信号
■ｌに追従する。
ジスタＱ２ 、Ｑ＋はベースにそれぞれ加えられるクロ
ックＣＬＫ、ＣＬＫによりそれぞれオフ、オンとなり、
クロックＣＬＫによりスイッチ８がオンとなる。その結
果Ｑ３．Ｑ４による第１の差動増幅回路５が動作状態と
なり、このときの等価回路は第２図のようになる。すな
わち動作状態にある差動増幅回路５と負荷回路７からな
る部分を等価的に差動増幅器１２として表すことができ
、入力信号Ｖ、は差動増幅器１２の非反転入力端子に接
続し、その出力はスイッチ８を介して保持用キャパシタ
ｃＨに入力され、バッファアンプ９を介して出力Ｖｏが
差動増幅回路１２の反転入力端子に帰還され、入力信号
■ｌに追従する。
ボールドモードではトランジスタＱ１がオフ、Ｑ２がオ
ン、スイッチ８がオフとなる。その結果Ｑ５．Ｑ６によ
り第２の差動増幅回路６が動作状態となり、このときの
等価回路は第３図のようになる。すなわち、動作状態に
ある差動増幅器６と負荷回１１６７とからなる部分を等
価的に差動増幅器１３として表すことができ、差動増幅
器１３の反転、非反転入力端子はコモンに接続されてい
るので、その出力は飽和しない。スイッチ８がオフとな
るので、保持用キャパシタＣＨの電圧がバッファアンプ
９を介して出力Ｖｏとなる。
ン、スイッチ８がオフとなる。その結果Ｑ５．Ｑ６によ
り第２の差動増幅回路６が動作状態となり、このときの
等価回路は第３図のようになる。すなわち、動作状態に
ある差動増幅器６と負荷回１１６７とからなる部分を等
価的に差動増幅器１３として表すことができ、差動増幅
器１３の反転、非反転入力端子はコモンに接続されてい
るので、その出力は飽和しない。スイッチ８がオフとな
るので、保持用キャパシタＣＨの電圧がバッファアンプ
９を介して出力Ｖｏとなる。
このような構成のトラック・ホールド回路によれば、ト
ラック状態において閉ループ状態となるので、′従来の
開ループ型（例えば第６図）に比べて高精度を実現でき
る。
ラック状態において閉ループ状態となるので、′従来の
開ループ型（例えば第６図）に比べて高精度を実現でき
る。
まな２つの差動増幅回路は電流切換スイッチにより切換
わり、ボールド状態においても負荷回路が飽和すること
もなく、スイッチにダイオードスイッチ等の高速スイッ
チを用いることができるので、従来のＰＥＴスイッチを
用いるもの（例えば第７図、第８図）に比べて高速動作
が可能である。
わり、ボールド状態においても負荷回路が飽和すること
もなく、スイッチにダイオードスイッチ等の高速スイッ
チを用いることができるので、従来のＰＥＴスイッチを
用いるもの（例えば第７図、第８図）に比べて高速動作
が可能である。
なお上記の実施例ではトランジスタとしてＮＰＮバイポ
ーラ型のものを示したが、ＰＮＰ型あるいはＦ Ｆ、
Ｔを用いることもできる。
ーラ型のものを示したが、ＰＮＰ型あるいはＦ Ｆ、
Ｔを用いることもできる。
また第２の差動増幅回路の２つの入力はコモンに限らず
同一電位レベルに接続すればよい。
同一電位レベルに接続すればよい。
第４図は第１図回路の一変形例を示す要部回路図で、第
２の差動増幅回路６の一方の入力に電源ｖ１を付加して
、トラッキングモードからボールドモードに切替わる時
に発生する動的オフセット電圧を調整可能としている。
２の差動増幅回路６の一方の入力に電源ｖ１を付加して
、トラッキングモードからボールドモードに切替わる時
に発生する動的オフセット電圧を調整可能としている。
第５図は本発明に係るトラック・ホールド回路の第２の
実施例を示す要部構成回路図である。第１図の回路２の
部分を共通に使用し、抵抗Ｒ１゜Ｒ２を用いて反転型の
フィードバック回路を構成したものである。
実施例を示す要部構成回路図である。第１図の回路２の
部分を共通に使用し、抵抗Ｒ１゜Ｒ２を用いて反転型の
フィードバック回路を構成したものである。
第６図は本発明に係るトラック・ホールド回路でホール
ド回路が反転型で構成されたものの第３の実施例を示す
要部構成回路図である。１４は第１図における入力差動
回路５，６．定電流源３゜負荷回路７等からなる部分と
同様の構成である。
ド回路が反転型で構成されたものの第３の実施例を示す
要部構成回路図である。１４は第１図における入力差動
回路５，６．定電流源３゜負荷回路７等からなる部分と
同様の構成である。
入力Ｖｉは入力差動回路５の反転入力端子に入力し、ス
イッチ８の出力は演算増幅器９０の帰還回路に保持用キ
ャパシタＣＨを備えた反転型のホールド回路の反転入力
端子に入力する。ホールド回路の出力はフィードバック
回路１１を介して入力差動回路５の非反転入力端子に帰
還される。
イッチ８の出力は演算増幅器９０の帰還回路に保持用キ
ャパシタＣＨを備えた反転型のホールド回路の反転入力
端子に入力する。ホールド回路の出力はフィードバック
回路１１を介して入力差動回路５の非反転入力端子に帰
還される。
ハ、「発明の効果」
以上の説明から明らかなように、本願発明によれば、高
精度でかつ高速動作が可能なトラック・ホールド回路を
簡単な構成で実現することができる。
精度でかつ高速動作が可能なトラック・ホールド回路を
簡単な構成で実現することができる。
第１１図は本発明に係るトラック・ホールド回路の一実
施例を示す構成ブロック図、第２図および第３図は第１
図回路の動作を示す等価回路図、第４図は第１図回路の
一変形例を示す要部構成回路図、第５図は本発明に係る
トラック・ホールド回路の第２の実施例を示す要部構成
回路図、第６図は本発明に係るトラック・ホールド回路
の第３の実施例を示す要部構成回路図、第７図〜第９図
は従来のトラック・ホールド回路を示す回路図である。 ３・・・電流切換スイッチ、４・・・電流源、５・・・
第１の差動増幅回路、６・・・第２の差動増幅回路、７
・・・負荷回路、８・・・スイッチ、９，９０・・・増
幅器、１１ 、Ｒ１，Ｒ２・・・帰還回路、Ｃ１４・・
・保持用キャパ、２．．１、ノ 第３図 第４図 第５因 ｐつ Ｒ賜 べ Ｒ く 第７図 第８図 第９図
施例を示す構成ブロック図、第２図および第３図は第１
図回路の動作を示す等価回路図、第４図は第１図回路の
一変形例を示す要部構成回路図、第５図は本発明に係る
トラック・ホールド回路の第２の実施例を示す要部構成
回路図、第６図は本発明に係るトラック・ホールド回路
の第３の実施例を示す要部構成回路図、第７図〜第９図
は従来のトラック・ホールド回路を示す回路図である。 ３・・・電流切換スイッチ、４・・・電流源、５・・・
第１の差動増幅回路、６・・・第２の差動増幅回路、７
・・・負荷回路、８・・・スイッチ、９，９０・・・増
幅器、１１ 、Ｒ１，Ｒ２・・・帰還回路、Ｃ１４・・
・保持用キャパ、２．．１、ノ 第３図 第４図 第５因 ｐつ Ｒ賜 べ Ｒ く 第７図 第８図 第９図
Claims (1)
- 電流源と、この電流源の出力電流を２つの回路に切換え
て出力する電流切換スイッチと、トランジスタ対の共通
エミッタが前記電流切換スイッチの一方の出力に接続す
る第１の差動増幅回路と、両入力端子が同一電圧レベル
に接続するとともにトランジスタ対の共通エミッタが前
記電流切換スイッチの他方の出力に接続された第２の差
動増幅回路と、第１、第２の差動増幅回路の２つの出力
のそれぞれ一方づつを接続した２つの出力が接続される
負荷回路と、この負荷回路の出力をその一端に入力する
スイッチと、このスイッチの他端にその一端が接続する
保持用キャパシタと、この保持用キャパシタの一端に接
続する増幅器と、この増幅器の出力が前記第１の差動増
幅回路の一方の入力端子に帰還する帰還回路とを備え、
トラッキング状態で増幅器の出力が第１の差動増幅回路
の他方の入力端子に入力する入力信号に追従するように
構成したことを特徴とするトラック・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63151402A JPH01319200A (ja) | 1988-06-20 | 1988-06-20 | トラック・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63151402A JPH01319200A (ja) | 1988-06-20 | 1988-06-20 | トラック・ホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319200A true JPH01319200A (ja) | 1989-12-25 |
Family
ID=15517808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63151402A Pending JPH01319200A (ja) | 1988-06-20 | 1988-06-20 | トラック・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319200A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416370U (ja) * | 1990-05-29 | 1992-02-10 | ||
| JP2001126492A (ja) * | 1999-10-27 | 2001-05-11 | Agilent Technologies Japan Ltd | トラックアンドホールド回路 |
-
1988
- 1988-06-20 JP JP63151402A patent/JPH01319200A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0416370U (ja) * | 1990-05-29 | 1992-02-10 | ||
| JP2001126492A (ja) * | 1999-10-27 | 2001-05-11 | Agilent Technologies Japan Ltd | トラックアンドホールド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| US3694668A (en) | Track and hold system | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US5418408A (en) | Current mode sample-and-hold amplifier | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPS592433A (ja) | サンプル回路 | |
| JPH07114080B2 (ja) | サンプルホ−ルド回路 | |
| JP2782350B2 (ja) | 低歪電流源 | |
| JPH0415887A (ja) | 演算増幅回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JP2814532B2 (ja) | 両波整流回路 | |
| JP2706813B2 (ja) | トラックホールドアンプ | |
| JP2585285B2 (ja) | サンプル・ホ−ルド回路 | |
| JP3030887B2 (ja) | トラック・ホ―ルド回路 | |
| JPH02156500A (ja) | トラック・ホールド回路 | |
| JPS62154298A (ja) | サンプルホ−ルド回路 | |
| JPH02121521A (ja) | 電圧比較器 | |
| JPS6160520B2 (ja) | ||
| JPS5996915U (ja) | 利得制御増幅器 | |
| JPH0434800A (ja) | 波形サンプリング回路 | |
| JPS63296514A (ja) | ヒステリシスコンパレ−タ | |
| JPS63200397A (ja) | サンプルホ−ルド回路 | |
| JPS62263714A (ja) | 比較回路 | |
| JPS59104817A (ja) | ヒステリシスコンパレ−タ | |
| JPH01162407A (ja) | 電圧・電流変換回路 |