JPS63200397A - サンプルホ−ルド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はアナログ信号の瞬時値を標本化しこれを保持す
るサンプルホールド回路に関し、特に高速のアナログ信
号を取り扱い、集積回路に適用して有効な技術に関する
。

（従来の技術） 従来、この種のサンプルボールド回路として、第２図に
示すような回路があるが、その動作を以下に述べる。

いま、第２図において、サンプルボールド制御入力端子
３および４（通常、入力端子４は入力端子３に対して位
相が１８０度異なる矩形波の反転入力が入力される。）
の制御入力電圧ＳＨ，ＳＨがそれぞれハイレベル状態“
Ｈ′°、ロウレベル状態”Ｌ″　（以下、単に“Ｈ“お
よび“Ｌ　ＩＩと示す、）にある場合には、差動トラン
ジスタ対Ｑａ、Ｑらおよび差動トランジスタ対Ｑ６．Ｑ
７のうちトランジスタＱ４．Ｑ７が共に導通状態、トラ
ンジスタＱｇ　、Ｑ６は共にしゃ断状態となり本回路の
状態はサンプルモードとなる。すなわち、入力端子１か
ら入力されるアナログ入力信号Ｖ１□はトランジスタＱ
１のベースに印加され、Ｑｌはエミッタフォロワ動作を
する。Ｑｔのエミッタに接続されたダイオードＤＩない
しＤ３はレベルシフト回路として動作し、その電流は定
電流源Ｉ４により供給される。Ｑｌのペースエミッタ間
電圧をＶＢ［，１、ダイオードＤ膚ないしＤ３の順方向
電圧をすべて等しいと仮定しＶｎとおくと、トランジス
タＱ２のベースに印加される電圧はｖ１□−ＶＢＩｌ＋
３Ｖ、となる。定電流源Ｉ４の電流とＱｌの動作電流と
を加え合せた電流はＱａを介して定電流源１１の電流と
なる。エミッタにホールド容量ＣＩ（が接続されエミッ
タフォロワ動作をするＱｌは上記Ｖｌ＋＋　　ＶＢε１
＋３Ｖｎの電圧をベースに受けＣＨを充電する。この時
のＱｌのペースエミッタ間電圧をＶ　ｌｉｔ：２とおく
とＣ，の電位は■工。−（Ｖｎａｔ　＋Ｖａａ２）　＋
３Ｖｎ　トなり、Ｖｌｎに対して電位が３Ｖ！ｌ　−（
Ｖａａｔ　＋Ｖｎｉ２）レベルシフトされて追従する。

さらに、第２図に示すようにＱｌのエミッタにベースが
接続されたトランジスタＱ８および定電流源Ｉ３とから
なるエミッタフォロワ回路を接続し、Ｑａのエミッタす
なわち出力端子２より出力信号ｖｏを取り出すようにし
た場合には、Ｑａのペースエミッタ間電圧がＶａε８の
時、Ｖｏ　ハＶ＋ｎ−（ｖａａｓ　＋Ｖａｉ２＋Ｖｕ１
１，８）＋３Ｖカとなる。ここで、Ｑｔ　ｒ　Ｑｌ　ｒ
　Ｑａ　＋ＤＩないしＤ３の各素子の電流密度が等しく
なるよう設定するとＶａｐ１＋ＶＢＩｉ２　＋ｖＢＢ８
　＃３　Ｖｎとおくことができ、その結果■１．＃ｖｏ
とすることが可能となる。すなわち、サンプルモードに
おいては出力信号ＶＯは入力信号Ｖｌｌ＋に等しく追従
することになる。

次に、ＳＨ，ＳＨがそれぞれＬ　ＩＩ、“Ｈ”の場合、
Ｑａ、Ｑ７が共にしゃ断状態、Ｑ弓、Ｑ６が共に導通状
態になり、本回路はホールドモードとなる。すなわち、
Ｑ７．Ｑｌがしゃ断状態となるためＣＨの充電動作は停
止され、ベースがＣＭの接地側でない一端に接続された
トランジスタＱ３が動作を開始して、Ｃ，の電位ｖ１□
十Ｖｎの値は保持される。この時、定電流源Ｉｔ　ｌ　
１２の電流はダイオードＤ４およびＱちＩＱ６を介して
定電流源Ｉ４からと、ＱａおよびＱｑ、Ｑ６を介して電
源線５より供給される。

以上に述べるように、サンプルモードにおいては入力信
号ＶＩ０に出力信号Ｖｏが追従（Ｖｏ”Ｎ’Ｉｎ）ｌ、
、ホールドモードに状態が切り換わると■１□の瞬時値
を保持するというサンプルホールド回路の機能が実行さ
れる。

（発明が解決しようとする問題点） 上述した従来のサンプルホールド回路においてはホール
ドモードの際、ホールド容量ＣＨに接続されたトランジ
スタのバイアス電流（ベース電流）ＩＱが原因で、出力
信号Ｖ、がＩＢ／Ｃ，なる率で漸時減少傾向を呈する、
いわゆるドループ特性を示す。

これに対して、高速の入力信号を扱う場合には、一般に
素子の動作電流を大きく設定する必要があり、バイアス
電流も大きくなるため第２図に示すような従来例におい
てはドループが大きくなりすぎ、サンプルホールド回路
本来の保持機能を失う。

また、ドループを小さくするため、バイアス電流１．を
小さくする意図でホールド容量Ｃ，に接続されるトラン
ジスタに接合形電界効果トランジスタあるいは電流増幅
率の大きなトランジスタが用いられることがしばしばあ
るが、集積回路化を考慮すると、標準的な集積回路プロ
セスに加え上記の特殊なトランジスタを同時に作り込む
ためのプロセスを要し、このドループの問題に対処する
ためだけの理由でプロセスが複雑すなわち高価なものに
なるという不都合が生ずる。

さらに、Ｃ，に接続されるトランジスタをダーリントン
接続形式とすること、あるいはバイアス電流補償回路を
新たに設けること等の回路技術を用いる場合やＣ，の値
を大きくした場合のように、複雑かつ高価な集積回路プ
ロセスを必要としない場合を考慮しても、これらは本質
的に高速化には適当ではなく、サンプルモードにおける
速い変化の入力信号に回路の応答が追従できなくなると
いう問題を生ずる。

（問題点を解決するための手段） 本発明のサンプルホールド回路は、入力信号がベースに
入力されコレクタが電源に接続された第１のトランジス
タと、前記第１のトランジスタのエミッタにカソード側
が接続された単一若しくは複数のダイオード又はダイオ
ード接続されたトランジスタからなる第１のダイオード
素子と、前記第１のダイオード素子のアノード側に接続
された定電流源と、一方のトランジスタのコレクタが前
記第１のトランジスタのエミッタと接続され他方のトラ
ンジスタのコレクタが前記第１のダイオード素子のアノ
ード側に接続された第１の差動回路と、アノード側がバ
イアス電圧に接続されカソード側が前記第１のダイオー
ド素子のアノード側に接続された屯−若しくは複数のダ
イオード又はダイオード接続されたトランジスタからな
る第２のダイオード素子と、ベースが前記第１及び第２
のダイオード素子の接続点に接続されコレクタが電源に
接続されエミッタにホールド容量が接続された第２のト
ランジスタと、一方のトランジスタのコレクタが電源に
接続され他方のトランジスタのコレクタが前記第２のト
ランジスタのエミッタに接続された第２の差動回路とを
有してなる。

（作用） 本発明は、動作電流を差動スイッチにより制御する形式
のアナログスイッチを入力回路として用い、ホールドモ
ードにおける差動対の動作電流を、定電流源およびダイ
オードスイッチを介してバイアス電圧源から、また直接
電源線から供給し、ダイオードスイッチによりホールド
容量充電用トランジスタをしゃ断することによりバイア
ス電流に起因するドループを無くするものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の回路図である。いま、サン
プルホールド制御入力端子１３およびその反転入力端子
１４の入力電圧ＳＨ，ＳＨがそれぞれ“Ｈ′°、Ｌ　Ｉ
Ｉの状態、すなわち本回路の状態がサンプルモードの場
合には、差動トランジスタ対ＣＢａ＋Ｑｘｖｓおよび差
動トランジスタ対Ｑ１６．　Ｑｌ７のうちトランジスタ
Ｑ１４＋　Ｑｌ７が共に導通状態、トランジスタＱ１う
１Ｑ１６が共にしゃ断状態となり、入力端子１１から入
力されるアナログ信号■ｌ□はトランジスタＱ１１のベ
ースに印加され、Ｑ　１１はエミッタフォロワ動作をす
る。Ｑｌのエミッタに接続されたダイオードＤ１１ない
しＤ１３は定電流源１１４よつ電流を供給されレベルシ
フト回路として動作する。この時、定電流源１１１の電
流は１１４の電流とＱ　ｓ　１の動作電流を加えたもの
となる。エミッタにボールド容量Ｃ，が接続されたトラ
ンジスタ（ｈ２はエミッタフォロワ動作をし、Ｃ，を充
電する。Ｑｌｌｌ　Ｑｌ２のペースエミッタ間電圧をそ
れぞれｖａｌｌ：　１１　＋　”　Ｂｎ　１２、ダイオ
ードＤ１１ないしＤＩ３の順方向電圧をすべて等しくＶ
Ｄと仮定できるとすればＣ，の電位は、ｖ、、、　　（
Ｖａｐ１ｔ＋Ｖａｐ＋２）　＋３Ｖ、とおくことができ
、Ｖｌｎに対して３ＶＤ−（Ｖａｔｚ目＋ＶＢＢ１２）
だけレベルシフトして入力に追従する。さらに、第１図
に示すようにＱｌ２のエミッタにベースが接続されたト
ランジスタＱ１８および定電流源１１３とからなるエミ
ッタフォロワ回路を付加し、Ｑｌａのエミッタすなわち
出力端子１２から出力信号Ｖ（、を取り出すようにした
場合、Ｑｘｓのペースエミッタ間電圧がＶＢＢｌｇであ
るとするとＶＯ＝ｖ１ｎ−（ＶＢＢ１１＋ＶＢε１２＋
ＶＢｌ！＋１６）＋３Ｖ、となる・ここでＱｔｌ・Ｑｌ
２・Ｑｌａ・ＤｌｌないしＤ１３の各素子の電流密度を
等しく設定するとＶａｐ、ｔ１＋　ｖ［１２１２＃２　
Ｖｎ　＋　ＶａＩ：ｚ１＋　Ｖａａ１ｚ＋■８ａ１８＃
３■Ｄとすることが可能であり、従ってＣＨの電位はＶ
　１ｇ　＋　Ｖ　Ｄ、出力電圧Ｖ　６　＝　Ｖ　Ｉｎと
なり、それぞれサンプルモードにおいては入力信号■１
．に追従する。

ＳＨ，ＳＨがそれぞれ“Ｌ″、“Ｈ”の場合、すなわち
Ｑ１４１ＣＢ７が共にしゃ断状態、Ｑ１５゜Ｑｌｇが共
に導通状態になると、本回路はホールドモードとなる。

サンプルモードにおいてはエミッタフォロワ動作をし、
ＣＨの充電を行なっていたＱ１２がダイオードＤｊ４の
導通によりしゃ断状態となり、充電動作を停止し、Ｃ，
の電位ｖｌ、＋ｖ。

の瞬時値が保持される。この時、（ｈ２をしゃ断状態に
するための粂件は、ＣＨの電位■１１．ｌ＋ＶカにＱ１
２のペースエミッタ間電圧を加えた電位ＶＩｆ１＋２Ｖ
、すなわちＱ１２のベース電位が、バイアス電圧端子１
７の電位からダイオードＤ１４の順方向電圧を減じた電
位より大きければ良いなめ、バイアス電圧端子１７の電
位をＶＢ［とおさ、ダイオードＤ１４の順方向電圧をＱ
＋１＋　Ｑ１２１　ＤｌヱないしＤＩ３に電流密度を等
しくしてＶＤと設定すると、ＶＢ［−Ｖｌｌｌ　＜ＶＩ
１１＋　２　Ｖ！ｌ　トｆｒル、−例トＩ、テ、ｖｌ、
カ０〜−２［Ｖ］の範囲の値をとるものと仮定すると、
ＶＤは一般に０．７〜０．８［Ｖ］であるからＶＢ［と
しては０［Ｖ］程度の値で十分となる。あるいは、バイ
アス電圧端子１７は電源線１５と共通にして、Ｄ１４を
複数のダイオードにより構成して上記の粂件を満足させ
ることも考えられる。

導通状態にあるＱ１ｑ＋　Ｑｌｇの動作電流は、（ｈ５
に関しては定電流源１１４の電流およびＤ１４を介して
バイアス電圧端子１７から供給され、またＱｌｇに関し
ては直接電源１１１５より供給される。

第１図に示すように、負荷を駆動するため実用上出力部
にエミッタフォロワを付加した例においては、トランジ
スタＱｒａとホールド容ｆｉ　ＣＨの漏れ電流は無視し
得るものとしてＱｌｇの電流増幅率いては、トランジス
タＱ３．Ｑ８の電流増幅率をｈＦεと仮定すると となるため、各定電流源の値を仮に１．＝Ｉ２＝Ｉ９　
＝ＩＩ３．　　Ｉｔ　＝２・Ｉ４と設定するととなる。

第１図の実施例のドループレイトはとなるから、本発明
の回路によればドループレイとなる。

（発明の効果） 以上説明したように、本発明によれば、アナログ信号の
瞬時値を標本化し、さらにこれを保持する回路すなわち
サンプルホールド回路において、特に集積回路化を考慮
した場合、標本化時の追従速度を損わずに、かつ接合形
電界効果トランジスタ等の特殊な素子を同時に作り込む
ための複雑な、ひいては高価な集積回路プロセスを要す
ることがなく、標準的なプロセスにより、その保持特性
を従来の回路に比較して２倍以上向上させることが可能
となる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例の回路図である。 １．１１・・・入力端子、２，１２・・・出力端子、３
，４゜１３、１４・・・制御入力端子、５．６．１５．
１６・・・電源線、１７・・・バイアス電圧端子、Ｑ１
〜Ｑｓ　＋　Ｑｘ１〜Ｑｔｓ・・・トランジスタ、Ｄ１
〜Ｄ　４　＋　Ｄ　１１〜Ｄ１４・・・ダイオード、Ｃ
，・・・ホールド容量、■１〜１．，１１ゴ〜１１４・
・・定電流源。

Claims (1)

【特許請求の範囲】
1. 　入力信号がベースに入力されコレクタが電源に接続さ
   れた第１のトランジスタと、前記第１のトランジスタの
   エミッタにカソード側が接続された単一若しくは複数の
   ダイオード又はダイオード接続されたトランジスタから
   なる第１のダイオード素子と、前記第１のダイオード素
   子のアノード側に接続された定電流源と、一方のトラン
   ジスタのコレクタが前記第１のトランジスタのエミッタ
   と接続され他方のトランジスタのコレクタが前記第１の
   ダイオード素子のアノード側に接続された第１の差動回
   路と、アノード側がバイアス電圧に接続されカソード側
   が前記第１のダイオード素子のアノード側に接続された
   単一若しくは複数のダイオード又はダイオード接続され
   たトランジスタからなる第２のダイオード素子と、ベー
   スが前記第１及び第２のダイオード素子の接続点に接続
   されコレクタが電源に接続されエミッタにホールド容量
   が接続された第２のトランジスタと、一方のトランジス
   タのコレクタが電源に接続され他方のトランジスタのコ
   レクタが前記第２のトランジスタのエミッタに接続され
   た第２の差動回路とを具備してなることを特徴とするサ
   ンプルホールド回路。