JPH01319323A - マイクロプロセッサ用クロック生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野１ 本発明は、マイクロプロセッサに供給される、クロック
信号の生成回路に関する。

〔従来の技術〕

従来の技術として、デユーティ比１対２の出力を生成す
る回路の例を第２図に示す、従来前記デユーティ比１対
２を実現する手段として、マイクロプロセッサ用クロッ
クの３倍の周波数を出力する発振回路（第２図Ｄ）と、
前記出力を３分周し、デユーティ比１対２とした出力を
生成する３分周回路Ｅを用いていた。

［発明が解決しようとする課題］ しかし、従来の技術においては、目的とするマイクロプ
ロセッサ用クロックの、３倍またはそれ以上の周波数を
出力する発振回路と、前記周波数にて動作する分周回路
を必要とするため、高い周波数のマイクロプロセッサ用
クロックを生成するには技術的難かしさが存在した。

本発明では、従来の問題点を解決するため、高い周波数
での動作が要求される回路を減らし、容易に実現可能な
マイクロプロセッサ用クロック生成回路を提供すること
を目的とする。

ｃ課題を解決するための手段］ 上記課題を解決するため、本発明のクロック生成回路は
、目的とするマイクロプロセッサ用クロツクの２倍の周
波数を出力する発振回路と、前記出力を２分周する回路
及び遅延素子とゲート回路より成る、波形成形回路を有
し、非対称波形を得ることを特徴とする。

〔実　施　例］ 以下に本発明の実施例を図面に基づいて説明する。第１
図において、点線内Ａのブロックは、水晶振動子Ｘｉ、
ＣＭＯＳインバータゲートＩＮＶｌ、ＩＮＶ２、コンデ
ンサＣ１、Ｃ２及び抵抗Ｒ１からなる、水晶発振回路で
ありその発振周波数は主に、振動子ｘ１のもつ定数によ
り定まる。ここでは、ｘ１振動子は、マイクロプロセッ
サのクロック周波数の２倍の周波数を信号線Ｐｌに出力
するように選択されている。ブロックＢはＤ形フリップ
フロップを使用した２分周回路であり、出力Ｐ２は、周
波数がＰＩの２分の１であり、デユーティ比がｌ対ｌの
、対称な波形が得られる。ブロックＣは、遅延素子ｄｅ
ｌａｙ−１及び負論理型のＯＲゲートより成る波形成形
回路である６本実施例は、クロック出力の”Ｌｏｗ“レ
ベルパルス幅を拡張した場合を示した。この回路におい
て、入力信号Ｐ２が周期Ｔ　（ｓｅｃ）、デユーティ比
１対ｌであり、遅延素子ｄｅｌａｙ−１の有する遅延時
間がｔ　（ｓｅｃ）の時、出力Ｐ４の”Ｈｉｇｈ”レベ
ルパルス幅は、Ｔ／２−ｔ（ｓｅｃ）、又″Ｌｏｗ”レ
ベルパルス幅はＴ／２＋ｔ　（ｓｅｃ）で示され、結果
としてデユーティ比が（Ｔ／２−ｔ）対（Ｔ／２＋ｔ）
の非対称クロック波形が出力される。ここで遅延素子の
遅延時間をクロック周期Ｔの約１７％とすることにより
、出力Ｐ４には、デユーティ比１対２の非対称クロック
を得ることができる。

〔発明の効果１ 以上示したように、本発明においては、水晶発振回路に
要求される周波数がマイクロプロセッサのクロックの２
倍で済むという利点を有し、発振回路の上限周波数が同
一であるならば、従来の技術と比較し、より高い周波数
のマイクロプロセッサ用クロックを作成可能という利点
を有する。

また、同一周波数のマイクロプロセッサ用クロックを作
成するための、発振回路の出力周波数が低くて良いとい
うことは、電子装置からの不要な電波輻射を減少させ、
他の機器の雑音源となる可能性を減少させるという点で
も、利点を有する。

【図面の簡単な説明】

第１図は、本発明の実施例を示す図。 第２図は、従来技術による回路例を示す図。 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）第１図

Claims (1)

【特許請求の範囲】
1. 水晶振動子を用いた発振回路と、前記発振回路出力の分
   周回路を有するマイクロプロセッサ用クロック生成回路
   において、前記分周回路を２分周としその出力を遅延素
   子とゲート回路を用いた波形成形回路を通加させること
   により、非対称なクロック波を生成することを特徴とす
   るマイクロプロセッサ用クロック生成回路。